reset使用问题请教

wanggq

reset使用问题请教 [复制链接]

always @(posedge clk )begin
if(!reset)
out<=0;
else if(cnt1==6)
out<=1;
else if(cnt2==6)
out<=1;
end
请问下，我在always的条件中没写
or negedge reset 这个信号，
当reset为低电平时out会清零不？

jyl

你这是同步清零的  当reset为低电平并且检测到clk的上升沿信号才能清零 其他情况是不能清零的
组合逻辑是电平敏感的，不得有posedge或negedge关键字。并且所有在赋值号(<= 或 =)右边的变量必须写入敏感列表！
时序逻辑中，必须写时钟变流量。每个变量前最好都写posedge或negedge关键字，同步清理(置位)时不写清理(置位)变量。

wanggq

谢谢

879005171

原来是西施美女