xiongpb

dontium 发表于 2016-7-25 17:14
我感觉，老师的意图不应该是使用高速AD。如果使用高速AD，处理大量实时数据就需要高档的运算器，既然有了 ...

他这个是现在正在进行的全国大学生电子设计题目，测上升时间我想是先通过高速比较器整形，整形后过高速数字逻辑门，让逻辑门输出的矩形波占空比与上升时间成线性关系，最后对矩形波滤波，测电压得到大致的上升时间。当然这里还有其他许多细节，比较器要用两个一个比较电压是10%  另一个是90%的参考电压，参考电压是动态的当然由DA输出。去年国赛做频率计时，测占空比我搭过电路，基本可以准确测出占空比。把这个办法用在测上升沿不知道是否可以，版主有什么意见，说出来听听

maychang

dontium 发表于 2016-7-25 17:14
我感觉，老师的意图不应该是使用高速AD。如果使用高速AD，处理大量实时数据就需要高档的运算器，既然有了 ...

“我感觉，如果使用速度高于50nS的窗口比较器，就可以达到测量目的。”
高速窗口比较器？是在脉冲幅度的10％和90％处进行比较？
愿闻其详。

maychang

xiongpb 发表于 2016-7-25 17:50
他这个是现在正在进行的全国大学生电子设计题目，测上升时间我想是先通过高速比较器整形，整形后过高速数 ...

测上升时间我想是先通过高速比较器整形，整形后过高速数字逻辑门，让逻辑门输出的矩形波占空比与上升时间成线性关系，最后对矩形波滤波，测电压得到大致的上升时间。

“先通过高速比较器整形”
整形之后上升沿下降沿就变了呀。

princess.

xiongpb 发表于 2016-7-25 17:50
他这个是现在正在进行的全国大学生电子设计题目，测上升时间我想是先通过高速比较器整形，整形后过高速数 ...

现在我们是用FPGA写程序是不怎么写不出来，原来的单片机不合适，就得重新学FPGA，头都炸了。可不可以加个联系方式850613791，给点建议

xiongpb

princess. 发表于 2016-7-25 18:15
现在我们是用FPGA写程序是不怎么写不出来，原来的单片机不合适，就得重新学FPGA，头都炸了。可不可以加个 ...

不是我不想帮你，确实是能力有限帮不了，只是建议如果平时FPGA用得很少，现在就不要用FPGA了！！！

111light

xiongpb 发表于 2016-7-25 17:50
他这个是现在正在进行的全国大学生电子设计题目，测上升时间我想是先通过高速比较器整形，整形后过高速数 ...

麻烦版主了，我们组打算先通过高速比较器整形后再处理，tr=NT,最后滤波有什么作用，还有能麻烦版主推荐下比较器吗？常用的lm393满足不了这题50ns的要求，谢谢了

xiongpb

maychang 发表于 2016-7-25 17:59
测上升时间我想是先通过高速比较器整形，整形后过高速数字逻辑门，让逻辑门输出的矩形波占空比与上升时间 ...

嗯，有道理，下降沿确实干扰了，不知道春阳大哥有没有好办法解决A啊不知道用模2计数器控制逻辑芯片使能端可不可以隔离掉下降沿

xiongpb

111light 发表于 2016-7-25 19:08
麻烦版主了，我们组打算先通过高速比较器整形后再处理，tr=NT,最后滤波有什么作用，还有能麻烦版主推荐下 ...

这个办法测上升沿有问题，刚才春阳大哥也说了，我去年是用这个办法测的两个同频方波相位差，跟这个还是有区别的，高速比较芯片去TI官网一搜就出来了

maychang

111light 发表于 2016-7-25 19:08
麻烦版主了，我们组打算先通过高速比较器整形后再处理，tr=NT,最后滤波有什么作用，还有能麻烦版主推荐下 ...

LM393是相当老的芯片，性能相当差，其速度肯定不能满足50ns的要求。
现在高速比较器型号很多，到官方网站搜搜即可。

111light

xiongpb 发表于 2016-7-25 19:20
这个办法测上升沿有问题，刚才春阳大哥也说了，我去年是用这个办法测的两个同频方波相位差，跟这个还是有 ...

比如说这种方法能实现吗

dontium

maychang 发表于 2016-7-25 17:52
“我感觉，如果使用速度高于50nS的窗口比较器，就可以达到测量目的。”
高速窗口比较器？是在脉冲幅度的 ...

30楼已经帖出来了，我也是这个意思。大概方法相同，

dontium

xiongpb 发表于 2016-7-25 17:50
他这个是现在正在进行的全国大学生电子设计题目，测上升时间我想是先通过高速比较器整形，整形后过高速数 ...

你的意思基本也是我主张的。30楼已将原理帖出。

maychang

dontium 发表于 2016-7-25 21:59
30楼已经帖出来了，我也是这个意思。大概方法相同，

问题是30楼图中Vm我们并不知道。
首帖“测量脉冲信号幅度，幅度范围为0.1～10V，测量误差的绝对值不大于2%”，说明Vm待测。
除非是先测出Vm，然后根据Vm调整比较器的比较电平。

111light

xiongpb 发表于 2016-7-25 19:17
嗯，有道理，下降沿确实干扰了，不知道春阳大哥有没有好办法解决A啊不知道用模2计数器控制 ...

对的，上升沿可以求得tr,下降沿可以求tf,请问有没有硬件设计可以将两者隔离开吗？软件是直接捕获求均值,麻烦各位大神了

111light

maychang 发表于 2016-7-26 00:55
问题是30楼图中Vm我们并不知道。
首帖“测量脉冲信号幅度，幅度范围为0.1～10V，测量误差的绝对值不大于 ...

这是个单极性脉冲，我可以通过峰值检波求出一个直流幅值，然后通过DA输出0.1vm和0.9vm,能麻烦各位大神，上升时间最低为50ns,我的计时器频率达不到，可以用什么方法改善

xiongpb

其实我也很菜，但是我还是说完吧，这个办法首先要解决的是隔离掉下降沿问题，我能想到的办法就是通过一个上升沿+下降沿（边沿）触发器，输出端接到逻辑门使能端，上升沿关闭逻辑门，下降沿打开逻辑门，你可以尝试一下，我没有验证。这个问题解决了，那么就是要测定这个输出矩形波的高电平时间宽度了，怎么测？？？这个上升沿相对很窄，那么表现在我们逻辑门的输出波形就是占空比很小，在上升沿时间较长时的范围可以采用你说的定时器计数测频，可是按题目要求最小50NS，要达到5%分辨率时间分辨率就要更小了，所以短时间范围就要采用其他办法了。我可以想到的办法就三种：1 采用FPGA，利用它的高频特性（我大致思考是200MHZ，这可能要采用PLL内部倍频了），这个办法最直接高效，可是需要懂FPGA；2 采用单片机计数器，一般单片机可能达不到FPGA速度，也就是在矩形波高电平时间段类计数达不到20（5%精度）个以上，怎么办？我的想法是如果单片机计数器如果可以采集到3个以上时钟就可以采用多次平均法——比如我采集100次高电平时钟，这100个计数值会在连续2-3个数值间随机，数虽然是随机的，但是100个数相加后取平均我想是与占空比相关度很大的，这个办法的好处是低速测高频，缺点是我没有验证，精度我也无法保证；3 就是我前面提到的滤波后测，感觉你没有理解到，我在这里再说一次吧，我们所选取的逻辑门一般是5V的，也就是整形后波形幅度是5V，如果我们把矩形波滤波为直流，测得电平是不是就可以算出占空比呢，当然可以，知道了占空比，如果再测出这个矩形波的频率，是不是就可以计算出高电平时间，这样是不是就知道了上升沿时间，这个办法对单片机要求最低可是对硬件要求相对较高，而且这个占空比很小，能不能把波滤好很关键，这个电路我在其他应用上达过基本可以用。你这个题目还有10V到5v这个问题要解决，你自己想，打字真累，好了，就说这么多了吧，潜水。。。。。。。。。。

5525

1。FPGA生成一个25M以上的时钟，至少两个点，
    FPGA吗，上个200M小菜菜,

2。时钟送ADC采样0.1～10V， 误差2%
     12bit ADC采样，基本满足，弄个14bit的精度也好上去

3。ADC数据返回FPGA，这个要控制FPGA数据输入的时序

4。FPGA内部判断 电压所在范围，得出逻辑的 0 和 逻辑1
    这里要注意，上升延的时间，最后才能得到稳定的数据，这里要个小判断

5。根据4输出的结果，计算 占空比 和 频率

安逗黑仔

dontium 发表于 2016-7-25 17:03
如果学了DSP，老师不会给学生出这初级问题了。

DSP怎么做，求教