2779|4

2

帖子

0

TA的资源

一粒金砂(初级)

楼主
 

写FIFO奇怪的问题 [复制链接]

FPGA EP2c20f484  用VHDL语言写了一个程序 就是发出25M的时钟IFCLK,这个IFCLK作为写fifo的同步信号,写SLWR一直有效,理论上发IFCLK 并且将SLWR置有效,FIFO会写满,FULL为低,但是发出波形后full一直为高,怀疑是没有写进去。怀疑是IFCLK 25M波形的问题,又将IFCLK直接用3。3的有源晶振取代,让晶振发出波形,并且将SLWR置有效,这样FIFO会写满。就一个25M的波形怎么会有问题,用仿真和示波器看FPGA发出的波形是对的,搞不明白。另外EP2c20f484 还需要注意哪些问题,IO口是否需要上拉?多谢!
此帖出自FPGA/CPLD论坛

最新回复

那个25M波形是fpga输出的?是不是驱动能力不够?  详情 回复 发表于 2015-5-7 08:25
点赞 关注
 

回复
举报

5970

帖子

8

TA的资源

版主

沙发
 
外挂的fifo芯片?
此帖出自FPGA/CPLD论坛
个人签名生活就是油盐酱醋再加一点糖,快活就是一天到晚乐呵呵的忙
===================================
做一个简单的人,踏实而务实,不沉溺幻想,不庸人自扰
 
 

回复

277

帖子

0

TA的资源

一粒金砂(中级)

板凳
 
fifo写的时候要判断是否为满,读的时候判断空就行了
此帖出自FPGA/CPLD论坛
 
 
 

回复

2

帖子

0

TA的资源

一粒金砂(初级)

4
 
是USB2.0 68013的内部FIFO,现在的问题是发写时钟数据却写不进去,但是用晶振发写时钟却能把数据写进去,不知道为啥。
此帖出自FPGA/CPLD论坛
 
 
 

回复

2

帖子

0

TA的资源

一粒金砂(初级)

5
 
那个25M波形是fpga输出的?是不是驱动能力不够?
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条
【回帖赢京东卡】说说无线技术那些事儿
即日起—2月28日,参与回帖讨论都有机会赢取【30元京东卡】

查看 »

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表