4089|2

59

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

verilog编程方面的问题 [复制链接]

Error (12014): Net "spi_wr_rdy1", which fans out to "spi_wr_rdy", cannot be assigned more than one value
        Error (12015): Net is fed by "wr_s1:wr1|spi_wr_rdy"
        Error (12015): Net is fed by "spi_wr_rdy1"
这是什么意思??求助
此帖出自FPGA/CPLD论坛

最新回复

最好把这个信号怎么赋值的贴出来 可能在两个always里面赋值了  详情 回复 发表于 2015-1-6 20:12
点赞 关注
 

回复
举报

775

帖子

0

TA的资源

纯净的硅(高级)

沙发
 
你赋值的位置如果有运算的情况下,可以考虑多加一对(),凭你上面的提示只能给出这个意见了
此帖出自FPGA/CPLD论坛
 
 

回复

5979

帖子

8

TA的资源

版主

板凳
 
最好把这个信号怎么赋值的贴出来

可能在两个always里面赋值了
此帖出自FPGA/CPLD论坛
个人签名生活就是油盐酱醋再加一点糖,快活就是一天到晚乐呵呵的忙
===================================
做一个简单的人,踏实而务实,不沉溺幻想,不庸人自扰
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表