lijiamin11

首先确定一点,你上面给出的资料是LCD的资料,并不是controlor的资料.看LCD资料的目的是将controlor工作状态配置到合理范围.但是,软件该怎么配置(配置哪个积存器,配置步骤),还要看controlor的资料.你说的VBPD、VFPD、VSPW、HBPD、HFPD、HSPW,其实我不知道是什么东西.不过按照形声字的方法,应该跟配置行场有关.但是是不是就仅仅这技能能够决定事情呢?未必.
再有,即使你只是在你现在的代码里面找到所有相关的寄存器,你也是别妄想通过盲改的方式得到成功的结果.相关的积存器是一组的,不是一两个.

你赶紧去问供应商要图形控制器的资料,不是LCD的资料哦

lisongying658

#define VBPD (15) //垂直同步信号后肩Vsync back-porch
#define VFPD (12) //垂直同步信号前肩Vsync front-porch
#define VSPW (3) //垂直同步信号脉宽Vsync pulse width

#define HBPD (44) //水平同步信号后肩Hsync back-porch
#define HFPD (30) //水平同步信号前肩Hsync front-porch
#define HSPW (20) //水平同步信号脉宽Hsync pulse width


刚才没看你最先发的.原来如此  
垂直同步其实就是我说的场同步啊,水平同步就是我说的行同步.
HSPW :设置一行几个象素
HFPD，HBPD：分别为显示象素前面的不显示的象素，这些象素其实配置好后，就三在屏幕外面的，假想的。
             阴极还记得以前的黑白电视吧，后面有个扭，可以左右移动图象，其实就是这个概念。

VSPW：有多少显示的行

HFPD，HBPD：和行里面的一样，不说了，只是这里的单位是行不是点，方向是上下不是左右。


哈哈，看来给你写驱动的人代码写的很好嘛，给你提供各这样的接口控制器数据手册不用看了。

greenpea101

TO gelu1040:
    wince下的驱动都是这样写的啊
现在我下载了另外一个LCD的SPEC找到了VBPD VFPD HBPD HFPD
这四个值，分别是18 4 68 20
缺少VSPW 和 HSPW 这两个值
LCD的DOTCLK为6.5 MHZ
---------------------------
现在我用示波器量HSYNC、VSYNC、VCLK，居然是：5Khz  54hz  38hz
VCLK = 38HZ居然还可以点亮第一个屏
而
在我的驱动中
s2440LCD->rLCDCON1 = (CLKVAL_TFT   <<  8)  VCLK = HCLK / ((CLKVAL + 1) * 2)
其中HCLK = 133 CLKVAL_TFT = 7
通过该公式计算 我的VCLK应该是13MHZ才可以
现在不知道为什么少了一个重量级，变成38HZ了

fly520

请教几个公式：
首先：2440资料上的公式 VCLK = HCLK / ((CLKVAL + 1) * 2)
     这个公式应该是没问题的
-------------------------------------------------
   我看LCD的SPEC找到这几个参数值
        #define VBPD                (18)               
        #define VFPD                (4)               
        #define VSPW                (1)               

        #define HBPD                (68)               
        #define HFPD                (20)               
        #define HSPW                (1)       
        DOTCLK = 6.5Mhz  
那么        公式：

HSYNC = DOTCLK /（320+ HBPD+HFPD+HSPW）= 6.5Mhz /(320 + HBPD+HFPD+HSPW)
                                      = 6.5 /(320 + 68+20+1)
                                      = 6.5/409
                                      = 0.0158Mhz
                                      =15.8hz

VSYNC = HSYNC /(240+VBPD+VFPD+VSPW) =15.8HZ/(240+VBPD+VFPD+VSPW)=15.8/(240+18+4+1)
                                    =15.8/263
                                    = 0.06hz
这两个公式对吗？？
怎么得出的值这么小呢？？

北风good

哦不好意思
搞错了
HSYNC = 15。8KHZ
VSYNC = 60HZ

huhuashen

一般来说,SPI的接口部分是对LCD进行配置。
开机和关机之前都需要配置的。如果没有配置的话，直接从RGB赋值，会有白屏现象的。。

建议你问一下LCD的供应商，请他们确认是否不用SPI来配置。

censtar_qjc

引用 23 楼 wangxin_801115 的回复:
)
? ? ? ? DOTCLK = 6.5Mhz?
那么 公式：

HSYNC = DOTCLK /（320+ HBPD+HFPD+HSPW）= 6.5Mhz /(320 + HBPD+HFPD+HSPW)
? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? = 6.5 /(320 + 68+20+1)
? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? = 6.5/409
? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? = 0.0158Mhz
? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? =15.8hz

VSYNC = HSYNC /(240+VBPD+VFPD+VSPW) =15.8HZ/(240+VBPD+VFPD+VSPW)=15.8/(240+18+4+1)
? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? =15.8/263
? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? = 0.06hz
这两个公式对吗？？

对的

wujiangong

引用 25 楼 skynet000 的回复:
一般来说,SPI的接口部分是对LCD进行配置。
开机和关机之前都需要配置的。如果没有配置的话，直接从RGB赋值，会有白屏现象的。。

建议你问一下LCD的供应商，请他们确认是否不用SPI来配置。

确定了，不需要
------------------------------
TO gelu1040：
请问：VCLK = HCLK / ((CLKVAL + 1) * 2)
           公式中的HCLK是指的我的系统总线时钟吗？
             我查看BSP中发现HCLK = 133MHz,   CLKVAL = 7
           这样VCLK = 133Mhz /((7+1)*2) = 133 / 16 = 8 MHz
      请问VCLK是这个数量级的吗？？
       我现在用示波器测到的VCLK竟然等于38 HZ
      请问哪个值是比较合理的值？？？？

肯清

LCD的资料上会给出320 + HBPD+HFPD+HSPW,240+VBPD+VFPD+VSPW的一个范围(两个式子里面的变量也是有取值范围的,资料也会给出);
给出clock的范围;

参数的确定可以先定一个,计算出其他的.
1、colck=6.5MHZ,
2、定HSYNC＝取值范围那的一个值，计算出320 + HBPD+HFPD+HSPW，合理分配3个数（根据LCD资料）
3、根据HSYNC，调节VSYNC，计算240+VBPD+VFPD+VSPW，分配里面的3各数

上面3步反复调节，使所有值都在制定范围即可。

4、当clock改变时，你还要相应的去修改决定clock的寄存器去修改里面的值，指之＝上面3步计算出来的的指
5、根据计算出来的数据配置相应寄存器

硬件没问题应该可以工作了

poiuyt

TO gelu1040：
请问：VCLK = HCLK / ((CLKVAL + 1) * 2)
          公式中的HCLK是指的我的系统总线时钟吗？
            我查看BSP中发现HCLK = 133MHz,  CLKVAL = 7
          这样VCLK = 133Mhz /((7+1)*2) = 133 / 16 = 8 MHz
      请问VCLK是这个数量级的吗？？
       我现在用示波器测到的VCLK竟然等于38 HZ
      请问哪个值是比较合理的值？？？？是不是我认为的HCLK有错误？？没有那么大？

gjfzb

引用 27 楼 wangxin_801115 的回复:
TO gelu1040：
请问：VCLK = HCLK / ((CLKVAL + 1) * 2)
? ? ? ? ? 公式中的HCLK是指的我的系统总线时钟吗？
? ? ? ? ? ? 我查看BSP中发现HCLK = 133MHz,? CLKVAL = 7
? ? ? ? ? 这样VCLK = 133Mhz /((7+1)*2) = 133 / 16 =8 MHz
? ? ? 请问VCLK是这个数量级的吗？？
? ? ? 我现在用示波器测到的VCLK竟然等于38 HZ
? ? ?请问哪个值是比较合理的值？？？？

这个属于你的最底层驱动封装起来的接口的东西。CLKVAL代表什么，我都不知道的。

你只要知道：

行总clock数＝DE宽度个clock个数＋DE前面行有效的clock数＋DE后面行有效的clock个数＋行无效时候的clock数。

直接给张图你看，把。


场和行类似。

lkangj1987

38HZ肯定是不行的
HCLK就是系统总线时钟

你再量一下行频跟场频是多少
……
怀疑你两的38HZ是VCLK吗？差太多了，量的场频吧？

kencai

不是 时钟问题。

看下信号方向，是高有效还是低有效 这些。

acmydragon

兄弟，你这问题我碰到过！
有两中状况：
1，一般的RGB 接口的屏，不用SPI 也可以点亮，但是必须将SPI 的4个口要拉高，NC 是不行的，基本上是不亮的，既是白屏！
    所以你可以先考虑想将SPI 的几个IO 口拉高，试试！
2，如果第一点还是没有显示，那么你的屏就是另外一种，必须进行初始化的屏，就跟我的一款屏一样。必须进行初始化！在裸奔的时候很好控制，不需要标准的SPI 口，只用GPIO 进行模拟即可！
但如在OAL 中进行初始化的话，我还在研究，还在请教前辈。有空可以看看我的提问！
http://topic.eeworld.net/u/20091119/09/16541c7e-7d15-41d6-aa11-6e6c6b22fbc1.html?seed=830235497&r=61486434#r_61486434