1995|0

651

帖子

1

TA的资源

纯净的硅(中级)

【米尔ARM+FPGA架构之作MYD-JX8MMA7开发板】 MYB-JX8MMA7硬件电路的分析学习 [复制链接]

1. MYB-JX8MMA7硬件电路的分析学习

  1. 所有电路各部分电源均通过磁珠,或者0Ω电阻,连接到对应的电压源,进行隔离和滤波。

  2. 插座外壳地EARTH,与电路信号地GND采用ESD防护隔离电路(1MΩ // 1nF/2kV, 1205)进行保护。

1.1. IO

  1. Reset Key连接到SYS_nRST和POR_B,采用二极管并联,防止两个相互影响。

  2. 按键采用(电容 // TVS)进行硬件滤波和ESD保护。

  3. SDIO采用TVS保护所有信号线。SD_DATA0~4和SD_CMD采用10K上拉,SD_CLK无上拉。【除SD_CLK外,其余信号未采用串联电阻进行阻抗匹配】。

  4. LED(Red、Blue)串联限流电阻470R共阳至3.3V,是否过低?并且红色和蓝色LED限流电阻均相同,没有考虑亮度、LED压降等关系。

1.2. RGMII

  1. MDC/MDIO采用2.2K/10K上拉至VDD_3.3V,MDC串联0Ω电阻。

  2. ETH_TRXPx/Nx信号线上采用SRV05-4进行ESD防护。

  3. 以太网RJ45插座外壳地EARTH,与电路信号地GND采用ESD防护隔离电路(1MΩ // 1nF/2kV, 1205)进行保护。

  4. ENET_RX阻抗匹配的串联电阻靠近PHY侧。

#. RGMII-PHY(YT8521)支持HSIP/HSIN、HSOP/HSON,【支持采用SFP光纤头】,板上未使用。 #.

1.3. USB

  1. DPU/DMU直接连接到SoC的USB2接口,对应的ID通过0Ω电阻,固定连接到GND(SoC作为Host模式)。

  2. HOST1、HOST2的DP/DM差分对采用共模电感90Ω/280mA进行信号滤波。采用TVS进行ESD保护

  3. HOST1、HOST2的VBUS直接通过保险丝0.75A连接到VDD_5V,滤波电容47uF。

  4. USB母座外壳地EARTH,与电路信号地GND采用ESD防护隔离电路(1MΩ // 1nF/2kV)进行保护。

  5. TypeC母座直接连接到SoC的USB1接口,

  6. TypeC所有信号触点(DP/DM/CC1/CC2/),采用TVS进行ESD保护

  7. TypeC的VBUS,通过USB电源开关芯片NX5P3090UKZ(利用NMOS作为3.3V电平转换控制EN使能引脚),实现VBUS电源开关、过流保护等。输出滤波电容47uF。输出保护TVS型号为:SMBJ6.0CA。

  8. 使用PTN5150作为TypeC/PD的协议控制芯片,连接到CC1/CC2,主控SoC通过I2C+nINT接口进行通讯和控制。【nINT开漏输出,通过100K连接到3.3V,可以不需要电平转换。?那为什么USB1_ID有需要呢?】

1.4. HDMI

  1. 使用RS0102(江苏润石)进行HDMI-DDC的I2C接口的电平转换(SoC/3.3V <–> HDMI/5V)。

  2. HDMI-HPD热插拔监测通过NPN三极管放大,默认下拉,当HDMI显示器插入HDMI插座后,HDMI-PD高电平,导通NPN三极管,从而使得发射极为高电平,使得SoC检测到HDMI插入。

  3. HDMI与LVDS的信号线采用 PCMF2USB3S (共模电感+ESD保护)进行信号滤波和保护。

  4. DSI转LVDS/HDMI芯片LT8912的DSI接收端,采用0Ω电阻进行阻抗匹配调节。

  5. HDMI输出信号线无需上下拉电阻(采用的专用HDMI发送芯片电路)。

1.5. CSI

  1. 使用RS0102/RS0108(江苏润石)的电平转换芯片,实现CSI-Camera接口的电平转换(SOC/3.3V <–> CSI/1.8V)。

  2. Parallel Camera的信号线均采用22Ω电阻进行阻抗匹配。

  3. MicroSD信号线采用47K上拉至3.3V,并使用ESD保护。

  4. MicroSD的CLK信号采用22Ω电阻进行阻抗匹配。

1.6. Power

  1. 12V输入电源经过 DC插座-保险丝-瞬态电压抑制TVS-共模电感CML-滤波电容-开关。

  2. VDD_5V_SOM和VDD_3V6自动使能,持续在线。

  3. DCDC的反馈分压电阻,上臂电阻带有小电容(nF),提高电压调制闭环反馈的动态响应速度。

  4. VDD_5V受到EN_V5V,VDD_3V3受到EN_VDD3V3信号的控制,而EN_V5V和EN_VDD3V3又通过POR_B控制。

1.7. 上电运行

从SD卡启动时,在Kernel引导至 PCIe PLL clock xxx时,有时会停滞(特别是myir-image-full, myir-image-core的初次启动。

在核心板上安装散热片后,其温度从60降低到40.

temp_adding-heat-sink.png

1.8. FPGA测试

使用JTAG调试器连接到开发板,

JTAG-Debugger-Connector.png

然后在VIvado中

vivado-debugger_fpga-discovered.png   vivado-debugger_XADC-System-Monitor.png

此帖出自工控电子论坛

回复
举报
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表