1319|5

192

帖子

3

TA的资源

一粒金砂(高级)

怎么理解戴维南端接对信号的影响? [复制链接]

image.png  如图,在信号末端进行上下拉,进行阻抗匹配减小反射。

如果只是单纯的并联一个上拉电阻进行端接,上拉到高电平,

那么会导致信号高电平升高(相当于高电平输出电阻减小了)。

 

如果只是单纯的并联一个下拉电阻进行端接,下拉到地,

那么会导致信号低电平降低(相当于低电平输出电阻减小了)。

 

可是这里黄色的部分说上下拉导致高电平偏低,低电平偏高,

和我的理解好像有点相反,这个应该怎么理解呢?

还是说这里黄色部分本来就是错误的结论?

此帖出自PCB设计论坛

最新回复

戴维南和戴维宁是一个东西吗~  详情 回复 发表于 2023-1-28 08:43

回复
举报

2万

帖子

0

TA的资源

超级版主

【还是说这里黄色部分本来就是错误的结论?】

这不是错误的结论,是完全正确的结论。

这两个电阻,力图使信号输入引脚(接收信号的引脚)处于中间电平,该中间电平比信号的低电平高,比信号的高电平低。所以这两个电阻使得高电平偏低而低电平偏高。

此帖出自PCB设计论坛

回复

2万

帖子

0

TA的资源

超级版主

之所以【上下拉导致高电平偏低,低电平偏高】,根本原因是信号源具有一定内阻。

此帖出自PCB设计论坛

回复

5

帖子

0

TA的资源

一粒金砂(中级)

采用戴维南端接之后,终端电压低电平和高电平都介于上拉端接和下拉端接之间。这种端接方式会使信号的摆幅减小

此帖出自PCB设计论坛

回复

1万

帖子

143

TA的资源

版主

这个问题感到困惑时不要相信“感觉”,计算一下即可。模型很简单,输入电阻1K,上拉电阻1K,下拉电阻1K,电源电压10V,输入电阻远端分别接10V和0V,计算输出电压。

其实,校正感觉更简单的办法是用逻辑:没有上下拉,输入什么输出就是什么,比如前述模型一定是10V和0V。加上偏置后决不可能超出10V或低于0V,那只能是要么介于二者之间,要么不变,显然不变不可能(设想偏置电阻等比例不断减小向0趋近),那只能是介于二者之间。这么想,即使不会前述模型的计算也能迅速得出正确结论。

此帖出自PCB设计论坛
个人签名上传了一些书籍资料,也许有你想要的:https://download.eeworld.com.cn/user/chunyang

回复

4127

帖子

12

TA的资源

版主

戴维南和戴维宁是一个东西吗~

此帖出自PCB设计论坛

回复
您需要登录后才可以回帖 登录 | 注册

猜你喜欢
随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表