5380|7

103

帖子

0

TA的资源

一粒金砂(高级)

楼主
 

denis-硬件系统的解析-SPARTAN-6试用报告5 [复制链接]

1试用简介 1.1编写目的 本次试用报告主要是针对SPARTAN-6开发板的硬件系统的解析。参与人员:denis22380978 1.2项目背景 本开发板是EEWORLD论坛和赛灵思公司联合提供。这次试用活动主要是针对SPARTAN-6开发板的推广应用。 1.3术语和缩略词 ISE SPARTAN-6 System ACE DDR3 DVI EthernetMAC 1.4参考资料 1、 HARDWARE AND DEMONSTRATION SETUP GUIDE 2、Getting Started with the Xilinx Spartan-6 FPGA SP605 Embedded Development Kit 3、https://bbs.eeworld.com.cn/thread-100051-1-1.html Spartan-6 FPGA 嵌入式套件产品信息简介 4、https://bbs.eeworld.com.cn/thread-100052-1-1.html Xilinx 嵌入式平台的优势及组成元素 5、http://eeworld.com.cn/20100401xilinx Spartan-6嵌入式套件试用参考资料 1.5 EEWORLD版权所有,请勿复制!
此帖出自FPGA/CPLD论坛

最新回复

谢谢!好东西  详情 回复 发表于 2012-6-28 19:35
点赞 关注
 

回复
举报

103

帖子

0

TA的资源

一粒金砂(高级)

沙发
 
2试用概要
2.1测试用例设计
Spartan-6开发板的硬件系统的解析。
2.2测试环境和配置
   操作系统: Windows XP Professional (5.1, Build 2600) Service Pack 3
  CPU:Intel(R) Pentium(R) Dual  CPU  T2390    双核1.86Ghz
内存容量:2G DDR667
硬盘容量:120G 5400转
显示器:明基 FP71G+
2.3测试方法
按照说明书操作步骤注意整个操作过程,详细记录一些说明书上没有注明的要点,开发板的使用情况。此次试验是开发板测试系统的重新构建。
此帖出自FPGA/CPLD论坛
 
 

回复

103

帖子

0

TA的资源

一粒金砂(高级)

板凳
 
3执行情况和记录
1、解析U盘里面的实验材料,如图所示


图1 文件结构显示
Tutorial_Sandbox是不完整的案例,所以可以在此基础上重新构建一个官方的系统。

2、测试Xilinx的XMD调试系统。首先把USB转JTAG连接线与USB转UART连接线连接完毕,然后打开EDK bash shell,进入官方的材料目录。

图2 操作进入bash shell


图3 bash shell界面


图4 进入官方编译的材料



3、输入XMD进入调试系统


图5输入fpga –f  download.bit下载官方的材料


图6 输入connect mb mdm连接上Microblaze的Debug模式

往BRAM中写数据然后再读出这个位置的数值,只要输入如下命令得出DEADBEEF的数值就算是成功了

     操作LED灯显示如下



具体图像如下
  


DIP的开关显示,F意味着所有开关都是开着


下载软件测试程序,使其在超级终端下输出下图(串口配置如图)



然后关闭XMD系统,让系统复位,并且退出当前界面


4、打开硬件系统搭建的平台


配置完硬件,点击Hardware选项中的Generate Bitstream,官方材料说需要30到45分钟,但是我的机器运行了1个多小时。

添加进来官方的elf文件,但是文件太大不能放到BRAM里面,所以需要其后调用XMD系统手动下载这个测试文件
下载硬件配置文件,下载elf文件,得到调试界面,操作如上























5、另一个实验是官方的视频处理程序,这个系统结构如下

此实验需要添加一些IP按照EDK的官方实验实验,具体过程见下次报告
此帖出自FPGA/CPLD论坛
 
 
 

回复

103

帖子

0

TA的资源

一粒金砂(高级)

4
 
4试用心得
1、        XMD调试系统确实不错,方便下载编译好的文件,但是与System ACE系统直接插上CF卡就可以运行系统相比还是有点不方便。编译好的文件整合在System ACE系统里面是最好的
2、        随着系统构建的复杂,编译过程也越来越漫长。所以这个编译环境一定要强,看来以后要升级电脑的配置了
3、        这个系统确实复杂,确实需要时间解析,尤其是另一个官方实验,它添加了三个自己做的内核
此帖出自FPGA/CPLD论坛
 
 
 

回复

4

帖子

0

TA的资源

一粒金砂(初级)

5
 
呵呵 受益了请教一个问题

准备用此开发板

请问里面的画原理图 是用的哪家的软件 Cadence? Mentor Graphics?  谢谢啊
此帖出自FPGA/CPLD论坛

点评

应该是candence的  详情 回复 发表于 2012-6-18 17:53
 
 
 

回复

103

帖子

0

TA的资源

一粒金砂(高级)

6
 
原理图,我不太清楚你的问题?ISE套装里面提供原理图设计输入的,呵呵
此帖出自FPGA/CPLD论坛
 
 
 

回复

4138

帖子

0

TA的资源

五彩晶圆(中级)

7
 

回复 5楼 opcom 的帖子

应该是candence的
此帖出自FPGA/CPLD论坛
 
 
 

回复

6892

帖子

0

TA的资源

五彩晶圆(高级)

8
 

谢谢!好东西

此帖出自FPGA/CPLD论坛
个人签名一个为理想不懈前进的人,一个永不言败人!
http://shop57496282.taobao.com/
欢迎光临网上店铺!
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表