关于系统时钟问题讨论

eeleader-mcu

关于系统时钟问题讨论 [复制链接]

假设：系统全局时钟管脚都是用完毕了，还需要全局时钟管脚，但硬件提供不了，怎么办？
如果使用普通IO管脚作为全局时钟管脚，可能导致啥结果？怎样减少这些错误的发生？

linhaiqing60

全局时钟用完了，还可以用区域时钟。还可以用PLL产生多个需要的时钟。用普通管脚作为全局时钟管脚的话是没有全局时钟的功能，这样会导致时钟信号到达每个寄存器的时间不一致，就是有时钟偏斜，这个对时序影响很大。

在FPGA中，一个信号的扇出越多（驱动的器件越多），它到某个寄存器的最大延时就会越大，要减小延时就要减少扇出（除了全局信号），所以还可以用pll生成多个需要的时钟信号去驱动这些寄存器。

chinatiger11

原帖由 linhaiqing60 于 2010-10-8 15:13 发表全局时钟用完了，还可以用区域时钟。还可以用PLL产生多个需要的时钟。用普通管脚作为全局时钟管脚的话是没有全局时钟的功能，这样会导致时钟信号到达每个寄存器的时间不一致，就是有时钟偏斜，这个对时序影响很大。 ...

同意这个说法

关于系统时钟问题讨论 [复制链接]

最新回复

赞赏