发布一个D类三态锁存输出类型电路，有几个地方不是很明白，有行家来指导一下
第一点：CLR=H ，CLK=L ，输出Q0是什么？第二点：输入端发出一帧低电平，输出端有高电平变为低电平，那么怎么才能使得输出端有低电平变为高电平的？
第三点一直没弄明白这个逻辑关系，谁能讲一下
我回复你一下，Q0时尚一时刻的状态，触发器不是你这么用的，一般上电之后都会进行一次清零（输入端输入一个低电平），不然你不知道上一时刻触发器的状态。 对于你的第二个问题，你看真值表，你的描述是错的（输入端发出一帧低电平，输出端有高电平变为低电平），对于你说的情况，只有上一时刻的状态为高，并且CLEAR为高，且时钟是上升沿。对于你说的想由高到低，有两种办法，一种是CLEAR输入低电平，另一种是CLEAR输入高点电平，时钟由低到高的上升沿时，输入一个低电平 CLR=H ，CLK=L ，输出Q0是什么？
Q0是前一个输出状态。 输入端发出一帧低电平，输出端有高电平变为低电平，那么怎么才能使得输出端有低电平变为高电平的？
见真值表第二行。CLEAR端为高，D端为高，CLOCK上升沿过后，D端高电平即送到输出端Q。
<div class='shownolgin' data-isdigest='no'>maychang 发表于 2018-8-15 09:11
输入端发出一帧低电平，输出端有高电平变为低电平，那么怎么才能使得输出端有低电平变为高电平的？
见真 ...
在程序中是不是时钟的上升沿可以给某一位或者某几位进行更改输出状态？</div><script>showreplylogin();</script><script type="text/javascript">(function(d,c){var a=d.createElement("script"),m=d.getElementsByTagName("script"),eewurl="//counter.eeworld.com.cn/pv/count/";a.src=eewurl+c;m.parentNode.insertBefore(a,m)})(document,523)</script> <div class='shownolgin' data-isdigest='no'>chuzhaonan 发表于 2018-8-15 09:28
在程序中是不是时钟的上升沿可以给某一位或者某几位进行更改输出状态？
简单的一片D触发器，谈不到程序不程序。只有多片数字电路组成一个系统(在微处理器出世之前，计算机就是由很多片数字电路构成的)，才能够谈到程序。
至于是否由时钟的上升沿“给某一位或者某几位进行更改输出状态”，那要看硬件是如何组成的。</div><script>showreplylogin();</script> <div class='shownolgin' data-isdigest='no'>chuzhaonan 发表于 2018-8-15 09:28
在程序中是不是时钟的上升沿可以给某一位或者某几位进行更改输出状态？
我手上有一个板子，CLK和CLR都接在了MCU的引脚上，上电之后，CLK是低电平，CLR为高电平，D为高电平，Q为低电平，通过软件发出使得8Q为高电平的指令，我用示波器看8D有一帧低电平，便可以得到指令要求的结果，但档我需要8Q输出为低电平时，同样是通过软件发出指令操作，但用示波器没有看到CLK有上升沿波形，而是一直为低电平，我搞不懂这个工作模式了，这是怎么个工作原理？</div><script>showreplylogin();</script> <div class='shownolgin' data-isdigest='no'>1，你用双通道示波器接CLK和8D输入（如果有4通道的最好，把8Q也接上省事），用CLK的上升沿做触发，观察一下，CLK变高的期间8D是不是为高，这样才能使得8Q变为高。
2，D触发器的原理很简单，当CLEAR为高的时候（相当于disable，因为是低电平有效），CLK的上升期间，对D的电平进行采样（必须保持这段时间D上的电压是不变的），然后在Q上输出采样的电平值。只要不在采样期（CLK的上升期间）D上的电平怎么变都不会影响到Q，想要变化的电平必须在CLK的上升沿之前在D上保持好。
3，Q0的意思简单说就是输出维持不变（Q之前的状态）。
4，初始化的时候要先用CLEAR置低，以保证D和CLK有效之前 Q上的电压为可预知的低电平。</div><script>showreplylogin();</script> <div class='shownolgin' data-isdigest='no'>赞！！！！！！！！！！！！！！！！！！！！！！！！</div><script>showreplylogin();</script>
页:
[1]