为什么AD8283的ADC时钟输入影响了芯片消耗的电流！!???
大家好！最近在使用AD8283，画了一块单独的测试板，在调试中遇到了一个问题。这个AD8283是一款带可变增益放大器和ADC的雷达前端接收路径AFE芯片，按Datasheet中的说明，在所有通道都开启的情况下，该芯片消耗的电流应该为404mA。 在实际测试时，发现了如下现象：每当给AD8283中ADC的时钟输入端CLK+，CLK-端馈入40MHz的差分时钟信号时，AD8283芯片消耗的电流就会下降约200mA。 这让人很疑惑，为什么芯片中的ADC时钟输入信号影响了芯片的直流电流呢？大家有没有遇到过类似的问题？ 求大神们解答！时钟输入越高，功耗越高，这没毛病啊，你看技术手册上应该写了404ma的前提是在某个频率下吧（比如@100MHZ） LeoMe 发表于 2017-3-24 08:38
时钟输入越高，功耗越高，这没毛病啊，你看技术手册上应该写了404ma的前提是在某个频率下吧（比如@100MHZ）
在测试时是发现没加时钟信号和加了时钟信号两种不同的状态之间存在约200mA的电流差别，并且是加了时钟信号后的电流反而变小了。。。
datasheet上测得的404mA电流是在时钟频率为72MHz时测得的。
另外，不光是加与不加时钟信号之间会存在电流大幅度减少的现象，就是哪怕用万用表笔触碰一下时钟输入端，都会导致同样的现象出现，所以我觉的不是时钟频率变化导致芯片电流变化的原因。。。
具体原因还不清楚
页:
[1]