电子工程世界-论坛's Archiver
论坛
›
FPGA/CPLD
› invalid data received
白丁
发表于 2013-5-24 19:15
invalid data received
使用signaltap 时出现invalid data received,这是什么原因啊?谁能解释一下?该怎么解决呢?
eeleader
发表于 2013-5-28 22:00
时序不满足!
庄天驷
发表于 2024-8-6 13:57
我不知道时序有没有影响。但是我发现我的排线有问题,可能是接触不好,会导致这个错误,所以你可以换一套烧写器试试。
genhe
发表于 2024-8-12 10:09
接收的数据无效,时钟没了?
页:
[1]
查看完整版本:
invalid data received