littleshrimp 发表于 2024-2-27 15:35

如何解决Cyclone IV FPGA配置完成前引脚输出高电平？

<p>最近在用这款FPGA，通过一些引脚控制外设的电源，在FPGA上电还没有配置完成时这些引脚输出高电平（不是高阻态）造成外设提前上电。FPGA的CONF_DONE释放后（配置完成）这引起引脚才能正常工作。</p>

<p>这种情况大家是怎么解决的？</p>

tagetage 发表于 2024-2-28 10:24

<p>这种情况是你外部电路设计的毛病，不是FPGA的问题，你应该是FPGA IO低电平外部设备才供电。</p>

littleshrimp 发表于 2024-2-28 10:37

tagetage 发表于 2024-2-28 10:24
这种情况是你外部电路设计的毛病，不是FPGA的问题，你应该是FPGA IO低电平外部设备才供电。

<p>那样需要加反向，比较麻烦。问题&nbsp;解决了，按照网上的说法，FPGA引脚加一个外接下拉电阻。缺点是功耗高一些。</p>
页: [1]
查看完整版本: 如何解决Cyclone IV FPGA配置完成前引脚输出高电平？