引脚下拉能比引脚悬空更加抗干扰吗？
<p>最近看了一个所谓的"抗干扰"设计， 和普通的硬件的差异就是两个，1.滤波电容超级多，每路电源2.2uF及以上的电容动不动就80多个，大容量电容多，小容量电容少得可怜(3个引脚都分不到一个小电容)。 2. 所有不使用的IO，包括GPIO和专用接口的IO都是接下拉电阻。 </p><p>电路是抄来的</p>
<p>具体要看应用</p>
<p>这个怎么看吧，大干扰不是多加电容能解决的 </p>
秦天qintian0303 发表于 2023-9-9 14:37
这个怎么看吧，大干扰不是多加电容能解决的
<p>每个电源都差不多900μF的滤波电容，然后我还是不明白是不是有一种干扰会让电压瞬间下降</p>
<p>如果做产品的话，这么加不是成本要上升了吗</p>
天天处于战斗状态 发表于 2023-9-11 14:25
如果做产品的话，这么加不是成本要上升了吗
<p>立项的时候特别强调了"无需考虑成本"</p>
<div class='shownolgin' data-isdigest='no'>如果GPIO不用，通过下拉电阻到地是比悬空抗干扰性能好。滤波电容也跟负载（芯片、功能电路）的功率、频率有关，不过并不一定越多越好。</div><script>showreplylogin();</script><script type="text/javascript">(function(d,c){var a=d.createElement("script"),m=d.getElementsByTagName("script"),eewurl="//counter.eeworld.com.cn/pv/count/";a.src=eewurl+c;m.parentNode.insertBefore(a,m)})(document,523)</script> <div class='shownolgin' data-isdigest='no'><p>将未使用的IO引脚接下拉电阻，以及合理配置滤波电容，确实是提高抗干扰能力的有效手段。这些措施可以帮助稳定电平，减少噪声干扰，确保电路可靠运行。在实际设计中，结合使用下拉电阻和滤波电容是提高电路稳定性和抗干扰能力的常见方法。特别是对于噪声敏感的电路和高速信号，良好的抗干扰设计至关重要。</p>
<p>对比：悬空引脚 vs 下拉引脚<br />
- 悬空引脚：没有连接任何电阻或其他电路，电平状态不确定，容易受到噪声干扰。<br />
- 下拉引脚：通过下拉电阻连接到地，电平状态稳定，即使未使用也保持低电平，抗干扰能力较强。</p>
</div><script>showreplylogin();</script> <div class='shownolgin' data-isdigest='no'><p>芯片的空端 一个可以下拉接地或上拉接高电位，这样空端就是一个确定的电位了，自然就是减小干扰了。</p>
</div><script>showreplylogin();</script> <div class='shownolgin' data-isdigest='no'><p>为什么不直接接地？不是更稳定。电阻下拉，干扰还可以在电阻上产生压降。</p>
</div><script>showreplylogin();</script>
页:
[1]