学习N32WB03的总线架构图
<div>◼ CPU 系统总线：连接 Cortex™-M0 内核的 ICode/DCode 总线到总线矩阵，用来指令预取，数据加载（常</div><div>量加载和调试访问）及 AHB/APB 外设访问。</div>
<div>◼ DMA 总线：DMA 的 AHB 主控接口连接到总线矩阵，总线矩阵协调着内核和 DMA 到 SRAM、闪存</div>
<div>和外设的访问。</div>
<div>◼ 总线矩阵协调内核系统总线和 DMA 主控总线之间的访问仲裁，仲裁利用轮换算法。总线矩阵包含 2</div>
<div>个驱动部件(CPU 的系统总线、DMA 总线)和多个从部件(SRAM、BLE(SRAM 和寄存器)、ADCCTRL</div>
<div>和 AHB 系统总线 1/2)。AHB 一些外设通过总线矩阵与系统总线 1 相连，系统总线 2 连接 2 个 AHB2APB</div>
<div>桥。</div>
<div>◼ 系统包含 2 个 AHB2APB 桥，即 AHB2APB1 和 AHB2APB2。其中 APB1 包含 9 个 APB 外设，PCLK</div>
<div>的最高速度为 32MHz；APB2 包含 9 个 APB 外设，PCLK 最高速度等于 64MHz。</div>
<div> </div>
<div> </div>
<p>主要是要了解各个模块之间的连接方式和数据流动方，包括CPU、外设、存储器等模块的功能和特点</p>
页:
[1]