Verilog HDL高级数字设计(第二版)
<p>本书依据数字集成电路系统工程开发的要求与特点,利用Verilog HDL对数字系统进行建模、设计与验证,对ASIC/FPGA系统芯片工程设计开发的关键技术与流程进行了深入讲解,内容包括:集成电路芯片系统的建模、电路结构权衡、流水线技术、多核微处理器、功能验证、时序分析、测试平台、故障模拟、可测性设计、逻辑综合、后综合验证等集成电路系统的前后端工程设计与实现中的关键技术及设计案例。 </p><p> </p>
<p>书中以大量设计实例叙述了集成电路系统工程开发须遵循的原则、基本方法、实用技术、设计经验与技巧。</p>
<p> </p>
<p><a href="https://download.eeworld.com.cn/detail/sigma/615037" target="_blank">https://download.eeworld.com.cn/detail/sigma/615037</a></p>
<p> </p>
<p></p>
<p>太感谢了,很清晰</p><br/> <p>好东西 感谢楼主!超级清晰</p>
<p>资源很清晰,非常感谢</p>
<p> </p>
<p> </p>
<p> </p>
<p>非常感谢</p>
页:
[1]