电赛资料：基于TI器件的电子竞赛常用模拟系统设计与实践— 高速DAC模块设计

Jacktang 发表于 2021-8-6 15:31

高速DAC模块设计

      高速DAC模块包括D/A输出和信号调理两部分电路。大多被控对象是电压控制型，而大多数高速D/A芯片为电流型输出，因此需要调理之后输出。D/A芯片采用的是TI公司的10位、单通道、165MSPS输出更新速率、具有片内基准、高SFDR（100MSPS速率输出5MHz信号可达68dB）的高速数模转换器DAC900E芯片。信号调理电路采用是TI公司的宽带、具有电压限制功能的运算放大器OPA690。

 
      DAC900E采用单一电源供电，工作电源范围为2.7V~5.5V；毛刺低：3pV-s；独立的输出电流可达20mA（输出阻抗可达200kΩ）。鉴于其出色的动态性能，特别适合于高速的数据模拟转换系统中。DAC900E内部自带基准，为保证输出电压的精度，采用其内部基准（内部自带的基准电压为1.24V），但也可以外接基准源。DAC900E的内部结构框图如图1所示，SO/TSSOP封装的引脚如图2所示，引脚功能如表1所列。当采用单端方式输入信号时，DAC900E输出模拟量和数字量的对应关系如表2所列。

 

  

图1  DAC900E的内部结构框图



 

图2  DAC900E的引脚图

 

表1  DAC900E的引脚及功能表

  

 

表2  DAC900E输出模拟量和数字量的对应关系

   
      高速DAC模块电路如图3所示。DAC900E的电压基准可选，可以采用其内部基准；也可以外接基准源，通过J1进行选择（接低电平时选择内部基准源，接高电平时使用外部基准源），外部基准电压由J2输入；电压基准端口Vref（简称VR）并接10μF钽电容和0.1μF瓷片电容旁路到AGND，以保证获得稳定的基准电压。

 

DAC900的数字端口和控制器（比如FPGA）的连接部分串接了限流电阻，防止信号出现振铃现象。每个芯片电源引脚附近都有添加旁路电容，再次滤除电源噪声，减小输出波形的噪声。

  

图3  高速DAC模块电路

 
      DAC900E模拟输出为高阻的差分电流信号，即互补的输出电流，    ，需要通过外部的电流-电压转换电路将差分电流转换为单端电压输出，图中用OPA690高速运放芯片实现。为了便于后级信号处理，通过电阻 R3、R6电阻将电流转换为电压信号。放大电路由差分电路组成，差分电路将DAC输出的差分信号转换成单端输出信号。

 
满量程输出IOUTFS的值由FSA引脚串接的电阻R2确定，其关系为

  

      由数据手册知IOUTFS的最大值为20mA，最小值为2mA，在此选择最大值20mA。为了得到20mA的输出电流，则R2为

  

      即当R2为2kΩ时，可以得到20mA的满量程输出。

 
      取R3=28.7Ω、R6=26.1Ω，则OPA690的同相输入电压u+为

  

      反相输入电压u-为  

      差分电路不做放大，只将两路输出的互补电流信号转换为电压信号，在此取R5= R4=1kΩ, R8= R7=1kΩ。则其放大倍数AV为  

      则DAC模块最终输出电压uO为

  

      其中，IOUT的变化范围为0~IOUTFS。当IOUT=0（即DAC数字量输出全0）时，输出电压uO+为

  

      当IOUT=IOUTFS（即DAC数字量输出全1）时，输出电压uO-为

  

      所以，输出电压的峰峰值VPP为  

      根据DAC900E的数据手册可知外部参考电压VR范围为0.1V至1.25V。当VR=0.1V时，输出电压VPP_min为

  

      当VR=1.25V时，输出电压VPP_max为

 

      即DAC900E输出幅度调节范围为87.68mV到1096mV。

页: [1]

电子工程世界-论坛's Archiver

电赛资料：基于TI器件的电子竞赛常用模拟系统设计与实践— 高速DAC模块设计