社区导航

 

搜索
收起/展开 收藏本版 (48) |订阅

FPGA/CPLD 今日: 0|主题: 9043

欢迎大家来到本版块!在这里,你可以提出你在学习和设计上的疑问和碰到的困难,我们会尽力为你解答疑惑;也希望你可以分享你的个人经验到这里来,我们一起学习,交流,将知识传播给更多人!

★社区积分制度★ 新手必读 ★申请版主★
收起/展开

子版块

作者 回复/查看 最后发表
预览 [求助] Vivado仿真问题 @【FPGA/CPLD】 yshmilyou 2019-1-25 9186 yshmilyou 昨天 22:34
预览 [求助] FPGA报错,添加了时钟时序,还有这个报错怎么解决 @【FPGA/CPLD】 chuzhaonan 2018-12-19 3309 testset 2019-2-1 09:21
预览 [求助] Quartus 17.1以后怎样生成HPS_0.h @【FPGA/CPLD】 cncqzxj 2019-1-24 2125 testset 2019-2-1 09:14
预览 [求助] 帮忙看一下这款FPGA开发板怎么样? @【FPGA/CPLD】 attach_img littleshrimp 2019-1-24 16326 testset 2019-1-31 13:47
预览 [求助] 生成bit文件时报错,麻烦各位前辈指教一下 @【FPGA/CPLD】 attach_img lym1210 2018-12-26 2265 testset 2019-1-25 11:13
预览 [求助] Error: Can't route source node of type max_io to destination node ... @【FPGA/CPLD】 hai325 2019-1-7 2195 testset 2019-1-25 11:05
预览 [求助] proteus里怎么实现无线收发模块的仿真??? @【FPGA/CPLD】 yycaa 2011-5-14 48534 qwqwqw2088 2019-1-24 14:56
预览 [求助] 麻烦会abel的大神来帮我一下 @【FPGA/CPLD】 yym86202 2019-1-14 0194 yym86202 2019-1-14 12:20
预览 [求助] altera DDR3 ip调用综合pll配置失败 @【FPGA/CPLD】 flying~ 2018-10-9 21207 BIT_Wang 2019-1-11 10:45
预览 [求助] 小白求助xilinx烧写的问题 @【FPGA/CPLD】 attach_img zgccpy 2019-1-8 9226 ou513 2019-1-10 22:55
预览 [求助] 求讲解最下面一段每隔0.5s产生一个时钟周期的脉冲信号代码 @【FPGA/CPLD】 chuzhaonan 2018-12-20 3322 weiiaser 2018-12-28 19:24
预览 [求助] 谁有《Altera系列FPGA芯片IP核详解》这本好的参考书吗? @【FPGA/CPLD】 weiiaser 2018-12-25 11697 weiiaser 2018-12-28 19:15
预览 [求助] FPGA开发板的选购 @【FPGA/CPLD】 heatlevel  ...2 DB_DOG 2018-11-24 26864 weiiaser 2018-12-26 20:13
悬赏 预览 [求助] fpga 怎么读取epcs 里的id @【FPGA/CPLD】 - [悬赏 5 枚芯币] attachment liwenz 2016-10-12 175301 yeheng2008 2018-12-25 17:04
预览 [求助] 为什么在VHDL源程序中时钟是上升沿触发,在modelsim仿真时波形却是下降沿触发的?... @【FPGA/CPLD】 attach_img dy_dsm 2018-12-10 3669 dy_dsm 2018-12-11 15:11
悬赏 预览 [求助] AD+FPGA+异步FIFO+CMI+SPI代码 @【FPGA/CPLD】 - [悬赏 10 枚芯币] attach_img 贰月玖 2018-12-8 3403 chenzhufly 2018-12-10 13:48
预览 [求助] 用cycloneIV做烟雾检测,示数一直没有变化 @【FPGA/CPLD】 attach_img 摇头玩 2018-12-6 3454 coyoo 2018-12-10 13:06
预览 [求助] 远程更新altera 加载芯片epcs128 @【FPGA/CPLD】 attach_img wenshikui 2018-5-18 11092 不喝可乐的 2018-12-4 11:00
预览 [求助] Verilog多个模块怎么整合到一块,然后通过下载线下载到FPGA里边呢,谢谢 @【FPGA/CPLD】 attach_img luoqingqun 2014-5-10 914636 heningbo 2018-12-2 21:47
悬赏 预览 [求助] 关于ddr4 的c0_init_calib_complete @【FPGA/CPLD】 - [悬赏 1 枚芯币] 天水南安 2018-12-1 1278 lhl2512486390 2018-12-1 18:50
预览 [求助] 建立时间与保持时间 @【FPGA/CPLD】 attach_img 平漂流 2018-11-29 3347 chunyang 2018-11-29 22:56
预览 [求助] 关于Modelsim仿真ise中fatalerror @【FPGA/CPLD】 attach_img li617296559 2018-11-27 2331 郝旭帅 2018-11-28 17:01
预览 [求助] altera的FPGA怎么实现PWM波形输出 @【FPGA/CPLD】 tianma123 2012-12-8 32421 Thomas520 2018-11-28 09:10
预览 [求助] vivado_hls 头文件问题 @【FPGA/CPLD】 vivado入门人 2018-11-12 2341 wsdymg 2018-11-13 08:52
预览 [求助] RGB565 @【FPGA/CPLD】 zhuzd 2018-11-8 1342 xiaowai90 2018-11-8 08:33
预览 [求助] ALTERA UNIPHY DDR2 初始化失败 @【FPGA/CPLD】 attach_img 孙凯 2018-11-1 1505 此生不换妮 2018-11-1 22:52
预览 [求助] CORDIC算法 @【FPGA/CPLD】 attach_img reallmy 2016-9-13 52232 poapo123 2018-10-30 16:04
预览 [求助] 关于FPGA图像纠偏项目 @【FPGA/CPLD】 磨人的豆包 2018-10-28 3539 bqgup 2018-10-29 19:29
预览 [求助] 有没有集成usb3.0的soc 开发板 @【FPGA/CPLD】 attach_img solamy 2017-11-11 41672 sonnyxin 2018-10-25 23:12
预览 [求助] 有没有谁知道quartus中的时序报告里的元素是什么意思 @【FPGA/CPLD】 attach_img sunboy25 2018-10-15 5666 sunboy25 2018-10-17 11:33
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

同步导入我的博客 博客同步启用     博客分类

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2019-2-17 02:30 , Processed in 0.129936 second(s), 76 queries , Gzip On, MemCache On.

返回顶部 返回版块