社区导航

 
作者 回复/查看 最后发表
预览 [求助] vivado_hls 头文件问题 @【FPGA/CPLD】 vivado入门人 2018-11-12 2193 wsdymg 2018-11-13 08:52
预览 [求助] RGB565 @【FPGA/CPLD】 zhuzd 2018-11-8 1183 xiaowai90 2018-11-8 08:33
预览 [求助] ALTERA UNIPHY DDR2 初始化失败 @【FPGA/CPLD】 attach_img 孙凯 2018-11-1 1329 此生不换妮 2018-11-1 22:52
预览 [求助] CORDIC算法 @【FPGA/CPLD】 attach_img reallmy 2016-9-13 51902 poapo123 2018-10-30 16:04
预览 [求助] 关于FPGA图像纠偏项目 @【FPGA/CPLD】 磨人的豆包 2018-10-28 3400 bqgup 2018-10-29 19:29
预览 [求助] 有没有集成usb3.0的soc 开发板 @【FPGA/CPLD】 attach_img solamy 2017-11-11 41403 sonnyxin 2018-10-25 23:12
预览 [求助] 有没有谁知道quartus中的时序报告里的元素是什么意思 @【FPGA/CPLD】 attach_img sunboy25 2018-10-15 5526 sunboy25 2018-10-17 11:33
预览 [求助] 求购XC6SLX150-3FGG676I片子 @【FPGA/CPLD】 13439836238 2018-10-15 0448 13439836238 2018-10-15 14:15
预览 [求助] altera DDR3 ip调用综合pll配置失败 @【FPGA/CPLD】 flying~ 2018-10-9 1980 夕阳血 2018-10-12 13:17
预览 [求助] 大家有遇到FT245和FT232不能共存的问题么? @【FPGA/CPLD】 wsmysyn 2018-10-11 1792 懒猫爱飞 2018-10-12 09:34
预览 [求助] 自定义IP核 @【FPGA/CPLD】 teleagle 2018-10-8 1691 电子微创意 2018-10-11 11:11
预览 [求助] vhdl怎么在一个时钟周期内产生多个脉冲 @【FPGA/CPLD】 刘123 2018-8-18 9944 teleagle 2018-10-8 23:38
预览 [求助] Verilog的for循环的相关问题 @【FPGA/CPLD】 平漂流 2018-8-22 8839 teleagle 2018-10-8 23:34
预览 [求助] JTAG可以用,AS可以下载程序,但是不能运行 @【FPGA/CPLD】 attach_img TKLBVC 2018-9-20 2497 TKLBVC 2018-9-20 21:25
预览 [求助] 用vhdl写个FRAM读写数据程序 @【FPGA/CPLD】 attach_img 刘123 2018-9-19 3318 jpf 2018-9-20 13:12
预览 [求助] vivado 生成bit文件时候会报错! @【FPGA/CPLD】 attach_img 刘123 2018-9-13 6497 郝旭帅 2018-9-15 08:52
预览 [求助] 求大神帮写个testbench @【FPGA/CPLD】 刘123 2018-8-2 11781 刘123 2018-9-8 15:52
预览 [求助] signaltap II综合assign语句的问题 @【FPGA/CPLD】 平漂流 2018-8-10 4672 963722806 2018-9-4 15:01
预览 [求助] 求助!工控产品,使用fpga来设计的,程序外部导入安全怎么设计? @【FPGA/CPLD】 heatlevel  ...2 EC1018 2018-8-29 24831 dzgc42673 2018-9-4 14:14
预览 [求助] 怎么在数码管上显示电机转速 @【FPGA/CPLD】 attachment 刘123 2018-8-31 5504 maychang 2018-9-1 10:07
预览 [求助] 4096点FFT变换的FPGA程序求助 @【FPGA/CPLD】 小二红 2015-9-22 163390 七度王爵 2018-8-30 16:35
预览 [求助] 为什么资源报告里显示消耗了一个LUT,而RTL视图里却有两个? @【FPGA/CPLD】 HAORUIMIN 2018-8-28 1377 郝旭帅 2018-8-29 15:12
预览 [求助] usb blaster电脑识别不了怎么办啊! @【FPGA/CPLD】 attach_img 刘123 2018-8-23 5623 刘123 2018-8-28 16:47
预览 [求助] AD9912测试板 @【FPGA/CPLD】 y2018y 2018-8-27 0420 y2018y 2018-8-27 00:54
预览 [求助] jic文件下载后无反应 @【FPGA/CPLD】 attach_img xiaoganer 2015-11-4 11664 xiaoganer 2018-8-24 10:12
预览 [求助] 高边开关的工作原理不理解 @【FPGA/CPLD】 attachment sunboy25 2018-8-20 2539 sunboy25 2018-8-23 10:30
预览 [求助] 关于MAX11043(16bit AD)数据手册的困惑,有图,求高手解答... @【FPGA/CPLD】 attachment zhpg009 2013-3-5 21708 cjl_19924 2018-8-21 14:20
预览 [求助] 求助:verilog的ODDR2使用问题 @【FPGA/CPLD】 kuaileqisi 2011-10-26 57517 willago11 2018-8-21 09:09
预览 [求助] 哪位大神帮忙用FPGA设计两个窄脉冲模块 酬金8K @【FPGA/CPLD】 ladar 2018-8-8 3658 coyoo 2018-8-17 09:11
预览 [求助] 同步fifo的读写使能问题 @【FPGA/CPLD】 attach_img 平漂流 2018-8-8 4553 平漂流 2018-8-12 22:19
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

同步导入我的博客 博客同步启用     博客分类

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2018-11-21 20:50 , Processed in 0.058829 second(s), 71 queries , Gzip On, MemCache On.

返回顶部 返回版块