社区导航

 
查看: 1782|回复: 20

[活动] [活动] 有奖活动 | 聊一聊ESD的那些事

[复制链接]

77

TA的帖子

0

TA的资源

管理员

Rank: 13Rank: 13Rank: 13Rank: 13

发表于 2018-9-4 16:00:56 | 显示全部楼层 |阅读模式
ESD(静电放电)对电子产品造成的破坏和损伤有突发性损伤和潜在性损伤两种
这两种损伤中,潜在性失效占据了90%,突发性失效只占10%。
也就是说90%的静电损伤是没办法检测到,只有到了用户手里使用时才会发现。
静电放电被认为是电子产品质量最大的潜在杀手,静电防护也成为电子产品质量控制的一项重要内容。

So~,你的电路是否可以防止可能存在于你指尖的数千伏电压?


—————————————————————精选课程推荐↓↓↓————————————————————

关于TI高精度实验室
TI 高精度实验室 (TI Precision Labs) 是电子行业首个面向模拟工程师的综合性网上课堂。提供的按需课程注重理论与实际练习相结合,让有经验的工程师加深专业技术知识,还能让处于职业生涯早期的工程师尽快成长。这种免费的模块化课程包含超过 30 个动手培训和实验视频,覆盖模拟放大器设计注意事项,还提供在线课程作业。 >> http://training.eeworld.com.cn/TI/precision-labs-op-amps

其中,“TI 高精度实验室放大器系列 - 静电释放 (ESD)”课程,将详细介绍静电放电(ESD)是如何损坏半导体元器件的,以及半导体器件中的 ESD 保护电路的设计。



损坏半导体


采用电阻性材料 来释放静电


ESD仿真波形

点击此处,深度学习静电释放 (ESD)课程 >>http://training.eeworld.com.cn/TI/video/2856


———————————————————————盖楼有礼—————————————————————————

聊一聊你在电路设计中,如何解决产品ESD静电问题的。例如:终极大招、成功秘籍......
或是,令你头疼的、惨痛的经历......
还有观看课程视频后的感受...... >> http://training.eeworld.com.cn/TI/video/2856
总之,只要是关于ESD的事,都可来聊!

活动时间
2018年9月30日截至
活动规则:
1、回复内容不少于20个字,且有实质内容,抄袭或无关内容不予评奖
2、同一ID只有一次获奖机会
3、禁止顶贴、马甲等作弊行为,一经发现,取消评奖资格
4、活动结束后,从所有回复帖中择优选取4名优秀发言用户
5、获奖信息会在活动结束后在本帖内公布,敬请关注
5、EEworld拥有活动最终解释权。

活动奖品:

一等奖:米家恒温水壶 1个
二等奖:米家台灯 1个
三等奖:米家插线板 2个


万丈高楼平地起,大家努力盖呀~ ↓↓↓↓↓↓↓↓(*^_^*)
                                    


回复

使用道具 举报

276

TA的帖子

1

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2018-9-4 16:17:08 | 显示全部楼层
ESD静电随处可见。
1.如果做板子的话,在PCB设计上,比如板边、布线间距需要注意,不同地多用一些过孔连通,尽量避免尖角走线。
2.设计外壳时候,应该尽量不让ESD进入壳体内部而导致产品不良状况发生。壳子应该与PCB的地有良好的接通。这个说的是静电,其实在室外防雷电也是需要产品良好的接地才行,都一个道理。
3.电路设计也能降低很多,这个和EMI应该也有关联。

点评

第2点有点不明白,网上说法好多,有像你说的壳子和PCB有良好连接,也有说壳子和PCB地单点连接,还有说用1M电阻和1nf/2KV的电容并联,串在PCB地和壳子之间的  详情 回复 发表于 2018-9-5 17:23
第2点有点不明白,网上说法好多,有像你说的壳子和PCB有良好连接,也有说壳子和PCB地单点连接,还有说用1M电阻和1nf/2KV的电容并联,串在PCB地和壳子之间的  详情 回复 发表于 2018-9-5 17:22


回复

使用道具 举报

29

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2018-9-4 16:22:55 | 显示全部楼层
在电路设计时,可以多留一层铜,专门做esd使用。
估计正好20个字


回复

使用道具 举报

78

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2018-9-4 16:26:28 | 显示全部楼层
静电对电子元器件的危害
  静电的基本物理特征:吸引与排斥的力量;与大地间有电位差;产生放电电流由于这些特征,静电放电对半导体器件可能产生以下破坏:
  1)薄的氧化层被击穿;
  2)泄漏电流密度高,引起导体烧熔;
  3)引起过早失效的漏电流增加,击穿电压变。
  化对器件的功能性破坏。尽管静电敏感器件的内部已进行了保护处理,但这仅仅是当电荷传递局限于一定尺寸和持续一定的时间内进行才有效。据有关检测报告证明,静电放电的损害往往只有1O% 造成电子元器件当时完全失效,通常表现为短路、开路以及参数的严重变化,超出其额定范围,器件完全丧失了其特定的功能;另外的90%会潜伏下来,造成积累效应。一般情况下,一次ESD还不足以引起器件立即完全失效,但元件内部会存在某种程度的轻微损伤,通常表现为参数有小的偏差或漂移。潜在的失效并不明显,因而极易被人们忽视。若这种元器件继续工作,随着ESD次数的增加,积累效应就会越来越明显,其损伤程度会加剧,最终导致失效。
静电对电子产品生产造成的危害
  1) 静电吸附空气中的灰尘,易造成器件引线间的短路;
  2) 静电放电破坏,使元件受损不能工作;
  3) 静电放电电场或电流产生的热使元件受损;
  4) 静电放电的幅度很大,频谱极宽(从几十兆到几千兆,迭几百伏/米)的电磁场使电子产品受到电磁干扰而损坏;
  5)静电放电损害的产品返工、返修,增加生产费用,影响企业的经济效益。
工业防静电措施
  ⒈环境危险程度控制;⒉工艺控制;⒊接地;⒋增加湿度;⒌抗静电添加剂;⒍静电中和器;⒎加强静电安全管理。


回复

使用道具 举报

33

TA的帖子

6

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2018-9-4 17:56:19 | 显示全部楼层
静电,通常都是人为产生的,如生产、组装、测试、存放、搬运等过程中都有可能使得静电累积在人体、仪器或设备中,甚至元器件本身也会累积静电,当人们在不知情的情况下使这些带电的物体接触就会形成放电路径,瞬间使得电子元件或系统遭到静电放电的损坏。

个人觉得控制ESD的方案主要有这几种:电阻分压、二极管、MOS、寄生BJT、SCR(PNPN structure)。
合金电阻精密电阻供应,捷比信 肖生QQ:205746966


回复

使用道具 举报

10

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2018-9-4 19:25:42 | 显示全部楼层
在实验室焊接电路板时为了防静电损坏期间,我们必须穿戴防静电手套,因为静电有时候把板子弄坏了很难找出问题所在


回复

使用道具 举报

60

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2018-9-4 21:47:41 | 显示全部楼层
      本人是做手机硬件的,实际上是打杂的。日常的工作都是一些比较琐碎杂乱的事情,比如焊接、测试、校准、维修、打静电等等。工作差不多两年了,虽然经验丰富不多,但在不断地重复工作中也有些自己的总结,希望与大家分享一下。因为我们做的是国内的客户,客户入网的比较多。所以对静电的要求比较高。而不入网的客户的机子的外壳也大多是锌合金的,ESD问题也让人头痛。这里主要是想分享一下自己对静电方面的一些经验。
      在必要的IO口加上TVS管如TP线、侧键的IO线、开关键。不推荐用压敏电阻。因为现在的压敏电阻太水了,根本起不了保护作用。去年冬天我们主板上的加了压敏电阻,结果很多主板的TV芯片都被静电打坏了。又有一次我打静电打TP的时候打坏了好几个53,这些TP的IO口都是有贴压敏电阻的。贴压敏电阻起不了保护作用,还有个问题就是这些差的压敏电阻还比较容易被静电击坏,造成TP不灵或失效、自动开机的现象。用压敏电阻还不如不用。
  静电能挡就挡,比如某些比较敏感的线路如Vbat、IO线、FPC焊盘、侧键、露铜的焊盘、按键灯2等都应该用绝缘胶贴起来。虽然有些操作在产线很难实现,但为了应付CTA真的有时候需要“包粽子”。
  有时候碰到比较难打静电的机子往往按键是比较难打ESD的。特别是金属按键或者是水镀的方向导航键。有很多入网的客户往往都是壳子是塑胶的但按键是金属的和方向导航键是水镀的。如果是入网的我都建议客户采用塑胶壳和塑胶按键,而且导航键也要采用真空镀的。
  当然有时候有些装饰件有些疑似导电的材料也要确认一下是否导电。这些材料很可能是导致ESD问题的罪魁祸首。而且这种材料一般情况下用万用表量不出来,得用静电*来打一下才可确认。记得以前有一次,一个入网的机子摄像头处静电不过,就是因为摄像头上的镜片是这种特殊的材料。后来换了摄像头的镜片就好了。
  机子的外壳和后盖是塑胶的最好,可国内的客户很多时候都是笨重的锌合金的,这使得ESD的难度增加了不少,这时就要考虑充分接地了。否则缝隙和后盖很难打过。接地不是越多越好。接地点越多越好其实是个误区。很多时候确实是接地点越多越好。但有时候并不是那么的凑效。我自己也曾经陷入过这个误区。以前经常是遇到静电不好的机子,想都不想,直接把能接地的地方都接好地。很多情况静电都可以过了,但是有时候接了很多的地静电仍然是没法过。后来不断地试验,才发现主板有些地是比较弱的。如果把这些地给接上了,打静电就会比较容易死。相反把它去掉可能会好很多。所以说并不是接地越多越好。对于比较弱的地,最好不要接。只要把好的地充分接好就可以了。对于如何辨别好与不好的地,可以看一下PCB,更直接的方法是用接触式放电打主板,能打过的露铜就是比较好的地,而打不过的露铜就是不太好的地,这样的地就不要接了,接上了反而会影响ESD性能。


回复

使用道具 举报

614

TA的帖子

2

TA的资源

版主

Rank: 6Rank: 6

发表于 2018-9-5 08:43:03 | 显示全部楼层
做软的过来只是学习一下,但也说一下自己知道的
1) 加ESD管
2) 电路中加放电措施
3) 面片间距,元件选择有要求
专注智能产品的研究与开发,专注于电子电路的生产与制造……QQ:2912615383,电子爱好者群: 422240210


回复

使用道具 举报

632

TA的帖子

13

TA的资源

纯净的硅(初级)

Rank: 4

发表于 2018-9-5 11:10:38 | 显示全部楼层
防静电防干扰,用的比较多的一般就是加二极管了,其他的好像成本太高.  上下对管,或者反向安装二极管保护, 一般用在一些ESD敏感器件的前后端, 有时候在一些绝缘耐压有损坏的器件上也会这么用.比如绝缘耐压时损坏的LED指示灯等等。  对于特殊敏感的电路,加金属屏蔽也用过, 比较少成本更高.

生产环境ESD奇葩改善措施: 以前车间太干燥,静电很利害, 开始是安排定时拖地板,增加湿度,效果不好,最后使用大型加湿器,就像前几年雾霾时使用的那种喷水雾的车, 只是口径小一点。真是很无奈。

基于以上的成本及性能考虑,在设计时使用耐压值高的ESD改善产品, 应该是最经济最安全的选择.



回复

使用道具 举报

193

TA的帖子

1

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2018-9-5 12:21:38 | 显示全部楼层
目前的工作天天都跟电路板打交道,静电防护是最基本的的注意点,每天从头到脚都是防静电措施,当然,板子其实在做的时候也是需要考虑到防静电设计的,之前专门看了防静电方面的书,而且时时刻刻都需要注意,否则一个不小心就会损坏器件甚至是电路板。


回复

使用道具 举报

6

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2018-9-5 12:54:08 | 显示全部楼层
讲个我的经历吧。之前上学买了个1U服务器,改装了散热,由于1U服务器不带声卡,后面板只有两个U口。为了扩展U口我找了主板引脚定义,把未引出的U口引出来给声卡用,由于直接从主板引出未加任何防护。在我使用电脑的某天室友回来开灯(带镇流器的那种日光灯),在灯闪烁的过程中电脑死机了,强制关机后,重启亮橙灯,主板就这样挂了。
经过分析估计是功放的电源影响的声卡(一个便宜声卡),从而造成桥挂了。
下面上张主板没挂之前的图,勿喷!!!当时穷好东西买不起,就是喜欢瞎折腾。

0.jpg


经过反思终于把不靠谱的引出去掉了,同时把便宜的声卡也扔了,同时下单买个了主板,又买了个TI的 PCM2912声卡。
声卡就是这货

TB24P.SgpXXXXcKXXXXXXXXXXXX_!!794646477.jpg

后来发现这货设计的有点大,插U口不好插,就又弄了个HUB,一个给声卡,另外俩搞调试用,总算弄好了,再上张照片。

1.jpg .


后来就很稳定了,没再坏过。但是每天熄灯时东西没保存就断电了,为此又弄了个UPS,就这样搞到毕业也没再坏,现在嫌服务器大扔家了

TB24P.SgpXXXXcKXXXXXXXXXXXX_!!794646477.jpg


回复

使用道具 举报

212

TA的帖子

0

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2018-9-5 13:36:47 | 显示全部楼层
除了加保护电路,想要消除ESD还是很困难的,一般都是加TVS管或者隔离电路。不过有些时候通过打静电枪来测试,是否可以防静电的干扰。


回复

使用道具 举报

141

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2018-9-5 17:22:50 | 显示全部楼层
24不可说 发表于 2018-9-4 16:17
ESD静电随处可见。
1.如果做板子的话,在PCB设计上,比如板边、布线间距需要注意,不同地多用一些过孔连通 ...

第2点有点不明白,网上说法好多,有像你说的壳子和PCB有良好连接,也有说壳子和PCB地单点连接,还有说用1M电阻和1nf/2KV的电容并联,串在PCB地和壳子之间的


回复

使用道具 举报

141

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2018-9-5 17:23:03 | 显示全部楼层
24不可说 发表于 2018-9-4 16:17
ESD静电随处可见。
1.如果做板子的话,在PCB设计上,比如板边、布线间距需要注意,不同地多用一些过孔连通 ...

第2点有点不明白,网上说法好多,有像你说的壳子和PCB有良好连接,也有说壳子和PCB地单点连接,还有说用1M电阻和1nf/2KV的电容并联,串在PCB地和壳子之间的

点评

我觉得应该是不同的产品,或者过不同的安规,不同的使用环境下有差异。  详情 回复 发表于 2018-9-5 19:30


回复

使用道具 举报

276

TA的帖子

1

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2018-9-5 19:30:04 | 显示全部楼层
z45217 发表于 2018-9-5 17:23
第2点有点不明白,网上说法好多,有像你说的壳子和PCB有良好连接,也有说壳子和PCB地单点连接,还有说用1 ...

我觉得应该是不同的产品,或者过不同的安规,不同的使用环境下有差异。


回复

使用道具 举报

23

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2018-9-5 19:47:00 | 显示全部楼层
静电这个东西很多人平时是不会特别注意的,也确实不是人人都会遇到静电击坏芯片设备的情况。就拿基站设备维护来说,维护人员上站处理故障的时候根本是不会使用防静电手环这种东西的,基带板什么的也是直接上来就拔插,电路板直接用手摸,好像也没有出过事情。所以不是业内的人士很难重视这个东西。


回复

使用道具 举报

1

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2018-9-7 15:37:14 | 显示全部楼层
对于静电我的理解是“堵”与“泄”;关于堵要结合产品结构外壳,做到静电尽可能的“少”进入到电路内部,包括不同的外壳材质;而对于在电路上的静电,我认为就是ESD、TVS管,压敏电阻等保护电路,不同的接口电路使用不同的保护器件,依据实际情况;这样从而使静电泄到大地上,使静电的能量尽量的迅速泄放从而不损伤电路板上的芯片,这是个人理解。


回复

使用道具 举报

77

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2018-9-7 18:04:32 | 显示全部楼层
生产做样机时,由于烙铁没有很好接地,在焊接IC或MOS时,很容易损坏器件,面且静电损坏还很不好查出来,除非你对电路原理非常了解,然后换装新的IC或MOS,有时就又好了。这真是很头痛的问题。因此搞电子的工程师一定要注意人体静电及烙铁的静电问题,还有工作台面要求使用防静电材料,做好静电防护。


回复

使用道具 举报

44

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 5 天前 | 显示全部楼层
以前在fab里面总是有人不带口罩,不穿无尘服,无尘鞋,或者带电子手表,笔记本以及山寨机进去,产品的良率总是不高,各种问题层出不穷,把好几个部门累得要死都无法解决,后来加强了ESD管理,良率自然而然的好了


回复

使用道具 举报

7

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 5 天前 | 显示全部楼层
LED静电失效原理:
由于环境中存在不同程度的静电,通过静电感应或直接转移等形式LED芯片的PN结两端会积聚一定数量的极性相反的静电电荷,形成不同程度的静电电压。当静电电压超过LED的最大承受值时,静电电荷将以极短的时间(纳秒)在LED芯片的两个电极间放电,从而产生热量。在LED芯片内部的导电层、PN结发光层形成1400℃以上的高温,高温导致局部熔融成小孔,从而造成LED漏电、变暗、死灯,短路等现象。


被静电击损后的LED,严重的往往会造成死灯、漏电。轻微的静电损伤,LED一般没有什么异常,但此时,该LED已经有一定的隐患,当它受到二次静电损伤时,那就会出现暗亮、死灯、漏电的机率增大。以金鉴检测多年的案例分析总结的数据经验总结,当LED芯片受到轻微的、未被觉察的静电损伤,这时候需要扫描电镜放大到一万倍以上进一步确诊,以防更高机率的失效事故发生。


LED静电击穿点


扫描电镜下的蓝光LED静电击穿点(放大倍数:1.3万倍)



抗静电指标取决于LED芯片,但LED灯更容易受静电损伤
LED灯珠的抗静电指标高低取决于LED发光芯片本身,与封装材料预计封装工艺基本无关,或者说影响因素很小,很细微;LED灯更容易遭受静电损伤,这与两个引脚间距有关系,LED芯片裸晶的两个电极间距非常小,一般是一百微米以内吧,而LED引脚则是两毫米左右,当静电电荷要转移时,间距越大,越容易形成大的电位差,也就是高的电压。所以,封成LED灯后往往更容易出现静电损伤事故。


抗静电指标好是LED综合性能可靠的综合体现
LED的抗静电指标绝不仅仅是简单地体现它的抗静电强度,了解LED芯片外延设计制造的的人都了解,LED芯片的抗静电能力与其漏电值、整体可靠性有很大关系,更是一个综合质素和可靠性的综合体现,因为往往抗静电能力高的LED,它的光特性、电特性都会好。

LED的抗静电指标好不仅仅意味着能适用在各类产品和各种环境中,还是LED综合性能可靠的体现。根据金鉴的实际测量的不同品牌的LED抗静电指标,各国际LED大厂的LED抗静电通常都比较好,而部分B品、杂牌、韩系芯片抗静电仍然很低。LED抗静电能力的高低是LED可靠性的核心体现。即便LED的亮度和电性指标都很好,一旦其的抗静电指标低,就很容易因静电损伤而死灯。对LED的抗静电指标进行测试是一项非常有效的品控手段,有效地评估LED抗静电能力刻不容缓。

熟悉LED制造的企业都深知目前中国LED业内的产品质量参差不齐,不同质量的LED,稳定性相差甚远,使得不少LED用户困惑无比,甚至深受其害。其中又以因LED抗静电低引起的暗亮、死灯、漏电等质量事故最为损失惨重,尤其目前有一些质量并不高的部分台系次品、韩系企业的芯片大量涌入中国,即便是大厂产品,中间销售商以次充好的现象时常发生,很多公司面临着巨大的风险。金鉴认为,LED封装企业只要选用抗静能力电高一些的LED芯片,做好封装工序,产品肯定可靠稳定。LED照明厂以及LED用户要经常对灯珠进行抗静电能力测试。选用抗静电高的LED是管控LED品质的核心所在。


检测方法:
不少企业都是通过“试用一批看看后果”的方式来评估LED的抗静电,其实这是一个周期长、误差大、成本高、风险大的评估方法。这些企业往往在LED静电方面都是吃一堑,长半智,加上对LED静电测试的不了解,更多的情况下,这是不得已而为之的做法。

静电击穿LED是个非常复杂的过程,因此,测试LED抗静电时的模拟设计也是一项很复杂、很严谨的测试。金鉴认为采用抗静电测试相关仪器来测试时是最规范的,也是最科学、最客观、最直接的方法。LED抗静电测试时必须将静电直接施加在LED的两个引脚上,仪器的放电波形有严格的标准规定。其中有人体模式和机械模式两种都是用来测量被测物体的抗静电能力强弱的。


人体模式:当静电施加到被测物体时,串联一个330欧姆的电阻施加出去,这就是模拟人与器件的接触时电荷转移,人与物体接触通常也在330欧姆作用,所以叫人体模式。


机械模式:将静电直接作用于被测器件上,模拟工具机械直接将静电电荷转移到器件上,所以叫机械模式。


这两者测试仪器内部静电电荷储能量、放电波形也有些区别。采用人体模式测试的结果一般为机械模式的8-10倍。LED行业,以及现在很多企业都使用人体模式的指标。


检测标准:
国际电工委员会的《IEC61000-4-2》
国际静电协会的《ANSI-ESDSTM5.1.2-1999》
国际电子器件联合委员会的《JESD22-A114/115c》


测试样品种类:
芯片裸晶、插脚式灯珠、常规贴片灯珠、食人鱼、大功率灯珠、模组及数码管、LED灯具。


LED抗静电指标:
LED可以参考目前较权威的国际静电协会(ANSI)标准中的电压等级分类:

LED抗静电指标


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456

GMT+8, 2018-9-19 21:40 , Processed in 0.540277 second(s), 18 queries , Gzip On, Redis On.

快速回复 返回顶部 返回列表