社区导航

 

搜索
查看: 401|回复: 0

[资料分享] 基于高速双DSP柔性机载实时图像跟踪系统

[复制链接]

6100

TA的帖子

19

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2018-5-21 22:44 | 显示全部楼层 |阅读模式
      美国德州仪器公司(TI)推出的新一代数字信号处理器TMS320C6414(以下简称C6414)的主频为400MHz~700MHz,其数据处理能力为3200MIPS~5760MIPS。该器件的结构框图如图1所示。其主要特点如下:
(1)DSP内核采用超长指令字(VLIW)体系结构,有8个功能单元、64个32bit通用寄存器,一个时钟周期可同时执行8条指令,运算能力可以达到5760MIPS;
(2)为了使数据能满足超高速DSP内核的需求,C6414采用了两级超高速缓冲存储器,即16k Byte的一级数据Cache、16k Byte的一级程序Cache和1024k Byte的数据和程序统一内存。
(3)增加了直接处理打包数据指令,可建立无缝的数据流,以提高指令集的效率;
(4)每个功能单元在硬件上都增加了附加功能,从而增强了指令集的正交性。


   3 系统硬件设计


   本光电成像跟踪系统硬件平台由六部分组成:图像采集与预处理模块、同步分离模块、FPGA逻辑控制模块、双DSP+双口RAM图像处理模块、异步通信模块和图形显示模块。其系统原理框图如2所示。从图2可以知道:红外探测器及可见光摄像仪输出的模拟视频信号经多路信号选择芯片导入之后,经箝位、放大、滤波以及去同步头等预处理后,一路经A/D转换器将模拟视频转换为8bit数字信号并导入片外视频缓存1、2,而后等待FPGA时序控制DSP外部中断,以便将全部缓存数据搬移到DSP片内的2级缓存,再通过系统任务划分实现数据重组,然后分别在主从DSP进行同步并行数据处理,并将中间结果由主DSP综合,最后在完成后续运算后给出最终匹配结果。与此同时,主DSP则通过写图形显示缓存将目标匹配位置信息传递到外界;另一路模拟信号先导入同步分离器,然后提取行场同步信号送交FPGA作为时基,以产生系统各级时序控制信号;第三路模拟信号送给图形叠加电路作为输入叠加信号之一,当场正程来到时,FPGA中断控制并读出图形存储器数据,同时在FPGA片内实现读入数据的并/串转换后移位输出至图形叠加电路,此时两路信号将会合送入视频监视器,从而完成视频图像上图形的显示。整个系统工作期间,每隔80ms主DSP还通过异步收发器与外部上位机进行串行通信,以便系统能够实时接收外部命令与目标参数?进而调整跟踪系统的工作状态。


基于高速双DSP柔性机载实时图像跟踪系统.pdf (166.31 KB, 下载次数: 0)


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 /5 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2020-2-20 13:13 , Processed in 0.084411 second(s), 21 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表