社区导航

 

搜索
查看: 486|回复: 0

[资料分享] ST1寄存器中CPL位的影响

[复制链接]

4186

TA的帖子

0

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2018-5-15 20:40 | 显示全部楼层 |阅读模式
CPL位是编译模式控制位,它表示在相对直接寻址时采用哪种指针。当CPL=0时,使用页指针DP;当CPL=1时,使用堆栈指针SP。实际使用中二者没什么差别,但使用SP寻址的程序更易读。在程序中经常使用CPL=1。


         指令的歧义
        比较下面指令
         STLM B,AR4 把bl内容送入寄存器AR4 (×)
         STLM B,*AR4 把bl内容送入寄存器AR4(√)??
         前者实际执行的是把bl内容送入一个系统用的缓冲区,后者也可用:
         MVDM BL,AR4 把bl内容送入寄存器AR4 (√)?
         其他易导致歧义的语句还有:
         LD AR5,A 把AR5的内容送入寄存器A (×)
         LDM AR5,A 把AR5的内容送入寄存器A(√)??
         ANDM #0x107e,AR4;把#107e加到寄存器 AR4 (×)
         ANDM #0x107e,*AR4; 把#107e加到寄存器 AR4 (√)???
         仅对某些寄存器有效的指令:
         MVDD * AR2+,*AR3+ 把以AR2为地址的内容拷入AR3的地址中
         此类指令用作数据块搬移特别有效,但仅对AR2、AR3、AR4、AR5有效。
         易错语句中对程序运行危害最大的是:
ST #0 (bsp0_out_sign);
bsp0_out_sign 是一个变量名?(√)?
STM #0,bsp0_out_sign;
此语句被编译为STM #0,PMST或STM #0,IMR (×)
复制代码


         这种语句会导致程序运行中的随机故障,且极难发现。
          流水冲突
         分析以下程序:
STM to-dce-buff, AR4
LDM AR4,B
ADD A,B ;B=AR4+AL
MVDM BL,AR4 ;AR4=to-dce-buff+AL
复制代码


         实际上,上段程序得不到AR4=to-dce-buff+AL 的结果。这是因为DSP一般采用深度为3~6级的流水结构,产生了无法解决的冲突,所以它不能被正确执行。解决的办法是在赋值和引用之间插入一条或几条其他的指令,或NOP语句即可。


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 1/7 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2020-5-27 03:47 , Processed in 0.080063 second(s), 20 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表