社区导航

 

搜索
查看: 1182|回复: 1

[其他] 求助 关于片外SDRAM读写问题

[复制链接]

2

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2018-4-24 10:23 | 显示全部楼层 |阅读模式
3芯积分
我在做一个FPGA的片外SDRAM读写功能的开发,参考了特权老师的verilog代码。
背景:
片外SDRAM采用的是HY57V561620FT-HI,模块当中利用100K时钟产生数据流,利用20M时钟进行读写控制操作。
自刷新控制时间是7.5μs,设置了自动预充电。
当前情况:
写入情况: 2.png
读出情况: TIM截图20180424100609.png
问题:
1、这款片外SDRAM芯片手册里只给了一个133M时钟,是指芯片正常工作的最大时钟吗?在20M时钟的情况下能正常工作吗?
2、有什么测试方法能够证明数据正确写入了吗?
3、现在数据读出存在给它一个地址和对应的读出控制字,却没有数据输出到sdram_data引脚上,导致后面数据无法正确传送。我想问的是,我像上图我设置的控制字以及地址是正确给到SDRAM了吗?这样没有数据输出可能会是什么原因呢?



回复

使用道具 举报

385

TA的帖子

0

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2020-2-14 11:46 | 显示全部楼层

lz的问题解决了吗,帮顶



回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 1/4 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2020-4-5 21:20 , Processed in 0.115525 second(s), 17 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表