社区导航

 
快捷导航
  • 首页
  • 论坛
  • 查看新帖
  • 最新回复
  • 社区活动
  • 联系管理员
  • 消灭零回复
  • E金币兑换
  • 干货
搜索
查看: 757|回复: 5

[讨论] TDC设计时钟

[复制链接]

147

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2018-3-13 15:59:28 | 显示全部楼层 |阅读模式
请问有没有用altera的FPGA做过TDC的,我们自己设计了一个fpga的pcb板,当时晶振用的比较便宜,几块钱的。但是实际测出来的误差比较大,初步怀疑是晶振频率不够稳定,因为TDC对时钟挺敏感的。但看网上介绍说是,外部晶振经过PLL后会进行一个频率校正。现在想问大家是不是外部时钟对TDC测量精度的影响。


回复

使用道具 举报

4

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2018-5-4 22:09:47 | 显示全部楼层
请问你做TDC用的altera fpga是什么型号的呀?我用cyclone iv做tdc测bin宽的时候会出现偶数位为零的情况,跟别人用cyclone ii做出来的结果不一样。


回复

使用道具 举报

4

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2018-5-4 22:10:11 | 显示全部楼层
楼主,有没有成功实现tdc?


回复

使用道具 举报

147

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

 楼主| 发表于 2018-5-7 14:43:10 | 显示全部楼层
我是用cyclone ii做过,现在用cyclone iV做的也会出现你说的类似的问题
你方便留个qq一起交流下么?


回复

使用道具 举报

147

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

 楼主| 发表于 2018-5-7 14:43:25 | 显示全部楼层
月亮,我踹弯的 发表于 2018-5-4 22:10
楼主,有没有成功实现tdc?


我是用cyclone ii做过,现在用cyclone iV做的也会出现你说的类似的问题
你方便留个qq一起交流下么?


回复

使用道具 举报

4

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2018-5-7 16:48:58 | 显示全部楼层
全部都是泡馍 发表于 2018-5-7 14:43
我是用cyclone ii做过,现在用cyclone iV做的也会出现你说的类似的问题
你方便留个qq一起交流下么?

好的,我qq私法给你了


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456

GMT+8, 2018-6-24 14:55 , Processed in 0.193485 second(s), 19 queries , Gzip On, Redis On.

快速回复 返回顶部 返回列表