社区导航

 
查看: 1236|回复: 23

[求助] Layout了一个四层板,想请大家帮忙看看哪里画得不合理,求指点,感谢感谢!

[复制链接]

29

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2018-2-8 10:29:00 | 显示全部楼层 |阅读模式
F103+SRAM的板子,附带串口和IIC,走线6.5mil,过孔8mil/16mil,叠层TOP/GND/PWR/BOTTOM。截了图方便看,如果大家有空帮我看看,评论@我一下,我把工程上传上来!
单层:
TOP.png
GND.png
PWR.png
BOTTOM.png
敷铜后:
TOP_POLY.png
BOTTOM_POLY.png
整体:
ALL.png
此帖出自PCB设计论坛


回复

使用道具 举报

1万

TA的帖子

300

TA的资源

版主

Rank: 6Rank: 6

发表于 2018-2-8 10:54:34 | 显示全部楼层
所说的是stm32f103么,
再说SRAM不需要走蛇形线,速度又不高。
犯了蛇形线强迫症了

点评

对,STM32F103ZET6。嗯嗯很多人也这么跟我说,不用做等长,但是总感觉等长了会稍微好一些。强行做等长会带来其他副作用吗?  详情 回复 发表于 2018-2-8 11:04


回复

使用道具 举报

29

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

 楼主| 发表于 2018-2-8 11:04:37 | 显示全部楼层
qwqwqw2088 发表于 2018-2-8 10:54
所说的是stm32f103么,
再说SRAM不需要走蛇形线,速度又不高。
犯了蛇形线强迫症了

对,STM32F103ZET6。嗯嗯很多人也这么跟我说,不用做等长,但是总感觉等长了会稍微好一些。强行做等长会带来其他副作用吗?

点评

这类板影响应该不大 一般低频板怎么走都行,布通,稍加优化就OK,, 高速板中的信号的等长线,扭来扭去的达到一组并行信号线的长度一致,走蛇形,能使信号经过导线的延时尽量一致,蛇形线效果明显  详情 回复 发表于 2018-2-8 11:15


回复

使用道具 举报

1万

TA的帖子

300

TA的资源

版主

Rank: 6Rank: 6

发表于 2018-2-8 11:15:03 | 显示全部楼层
LONG_EM 发表于 2018-2-8 11:04
对,STM32F103ZET6。嗯嗯很多人也这么跟我说,不用做等长,但是总感觉等长了会稍微好一些。强行做等长会带 ...

这类板影响应该不大

一般低频板怎么走都行,布通,稍加优化就OK,,
高速板中的信号的等长线,扭来扭去的达到一组并行信号线的长度一致,走蛇形,能使信号经过导线的延时尽量一致,蛇形线效果明显

点评

四层板的TOP/BOTTOM不铺铜可不可以的?要铺铜的话要怎么铺好?  详情 回复 发表于 2018-2-8 11:37


回复

使用道具 举报

29

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

 楼主| 发表于 2018-2-8 11:37:39 | 显示全部楼层
qwqwqw2088 发表于 2018-2-8 11:15
这类板影响应该不大

一般低频板怎么走都行,布通,稍加优化就OK,,
高速板中的信号的等长线,扭来扭 ...

四层板的TOP/BOTTOM不铺铜可不可以的?要铺铜的话要怎么铺好?

点评

板子上增加点铜 铺铜又不影响成本,再加上对板子效果有利,降低EMI等 覆就整板搞,包含地就行了,特殊板子另外考虑  详情 回复 发表于 2018-2-8 12:02


回复

使用道具 举报

940

TA的帖子

1

TA的资源

纯净的硅(高级)

Rank: 6Rank: 6

发表于 2018-2-8 11:57:26 | 显示全部楼层
看起来很漂亮。
不过我觉得蛇形线对F103没有必要。要是我搞,就用两层板做了。

点评

嗯嗯,四层板有点浪费,纯属画来玩的  详情 回复 发表于 2018-2-8 13:13


回复

使用道具 举报

1万

TA的帖子

300

TA的资源

版主

Rank: 6Rank: 6

发表于 2018-2-8 12:02:14 | 显示全部楼层
LONG_EM 发表于 2018-2-8 11:37
四层板的TOP/BOTTOM不铺铜可不可以的?要铺铜的话要怎么铺好?

板子上增加点铜好啊

铺铜又不影响成本,再加上对板子效果有利,降低EMI等
覆就整板搞,包含地就行了,特殊板子另外考虑

点评

看了楼主的板,器件布局,和上下两层布线密度不是很大和很密,影响不大 如有这方面要求的可以用软件算一下 Palor Si9000  详情 回复 发表于 2018-2-8 15:44
计算阻抗是的参考层是GND和PWR,敷铜会不会发生共面阻抗影响?  详情 回复 发表于 2018-2-8 13:15


回复

使用道具 举报

29

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

 楼主| 发表于 2018-2-8 13:13:14 | 显示全部楼层
cruelfox 发表于 2018-2-8 11:57
看起来很漂亮。
不过我觉得蛇形线对F103没有必要。要是我搞,就用两层板做了。

嗯嗯,四层板有点浪费,纯属画来玩的


回复

使用道具 举报

29

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

 楼主| 发表于 2018-2-8 13:15:21 | 显示全部楼层
qwqwqw2088 发表于 2018-2-8 12:02
板子上增加点铜好啊

铺铜又不影响成本,再加上对板子效果有利,降低EMI等
覆就整板搞,包含 ...

计算阻抗是的参考层是GND和PWR,敷铜会不会发生共面阻抗影响?


回复

使用道具 举报

294

TA的帖子

0

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2018-2-8 13:23:57 | 显示全部楼层
不错  画的挺好

点评

谢谢  详情 回复 发表于 2018-2-8 13:35


回复

使用道具 举报

6271

TA的帖子

4

TA的资源

版主

Rank: 6Rank: 6

发表于 2018-2-8 13:27:53 | 显示全部楼层
既然这么讲究,我觉得还需要注意几点

1、 MARK点好像没有
2、安装孔是不是和排叉离的太近了

点评

mark点是指贴片用的定位点吗?我上面放了三个这种,不知道合不合适。 [attachimg]344539[/attachimg] 安装孔确实挨得太近了  详情 回复 发表于 2018-2-8 13:34
生活就是油盐酱醋再加一点糖,快活就是一天到晚乐呵呵的忙
===================================
做一个简单的人,踏实而务实,不沉溺幻想,不庸人自扰


回复

使用道具 举报

643

TA的帖子

1

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2018-2-8 13:27:57 来自手机 | 显示全部楼层
看着很专业

点评

没有没有,还有很多不足的地方,恳求指点  详情 回复 发表于 2018-2-8 13:36


回复

使用道具 举报

29

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

 楼主| 发表于 2018-2-8 13:34:05 | 显示全部楼层
chenzhufly 发表于 2018-2-8 13:27
既然这么讲究,我觉得还需要注意几点

1、 MARK点好像没有
2、安装孔是不是和排叉离的太近了

mark点是指贴片用的定位点吗?我上面放了三个这种,不知道合不合适。
mark.png
安装孔确实挨得太近了


回复

使用道具 举报

29

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

 楼主| 发表于 2018-2-8 13:35:34 | 显示全部楼层
bioger 发表于 2018-2-8 13:23
不错  画的挺好

谢谢


回复

使用道具 举报

6271

TA的帖子

4

TA的资源

版主

Rank: 6Rank: 6

发表于 2018-2-8 13:36:03 | 显示全部楼层
正反都要放 我看板子两面都有器件

点评

都有的,我做的mark点是上下两面对齐的,截图可能有点模糊,看不太清楚  详情 回复 发表于 2018-2-8 13:51
生活就是油盐酱醋再加一点糖,快活就是一天到晚乐呵呵的忙
===================================
做一个简单的人,踏实而务实,不沉溺幻想,不庸人自扰


回复

使用道具 举报

29

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

 楼主| 发表于 2018-2-8 13:36:53 | 显示全部楼层

没有没有,还有很多不足的地方,恳求指点


回复

使用道具 举报

29

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

 楼主| 发表于 2018-2-8 13:51:24 | 显示全部楼层
chenzhufly 发表于 2018-2-8 13:36
正反都要放 我看板子两面都有器件

都有的,我做的mark点是上下两面对齐的,截图可能有点模糊,看不太清楚


回复

使用道具 举报

1万

TA的帖子

300

TA的资源

版主

Rank: 6Rank: 6

发表于 2018-2-8 15:44:45 | 显示全部楼层
qwqwqw2088 发表于 2018-2-8 12:02
板子上增加点铜好啊

铺铜又不影响成本,再加上对板子效果有利,降低EMI等
覆就整板搞,包含 ...

看了楼主的板,器件布局,和上下两层布线密度不是很大和很密,影响不大
如有这方面要求的可以用软件算一下
Palor Si9000

点评

比如我需要做单端阻抗控制在50欧,在我的叠层里TOP层的走线参考层为GND,我计算好了线宽走线;但是铺铜之后,有些地方似乎出现了计算共面阻抗的情况,比如这个地方: 铺铜前 [attachimg]344555[/attachimg] 铺铜  详情 回复 发表于 2018-2-8 16:02


回复

使用道具 举报

29

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

 楼主| 发表于 2018-2-8 16:02:25 | 显示全部楼层
本帖最后由 LONG_EM 于 2018-2-8 16:06 编辑
qwqwqw2088 发表于 2018-2-8 15:44
看了楼主的板,器件布局,和上下两层布线密度不是很大和很密,影响不大
如有这方面要求的可以用软件算一 ...

假设密度比较大的前提下
比如我需要做单端阻抗控制在50欧,在我的叠层里TOP层的走线参考层为GND,我计算好了线宽走线;但是铺铜之后,有些地方似乎出现了计算共面阻抗的情况,比如这个地方:
铺铜前
单端.png
铺铜后(铜皮接地)
共面.png

这个时候需要对共面阻抗进行考虑吗?还是说共面阻抗和单端阻抗是独立的,互不影响,如果不要求控制共面阻抗就可以不管,设好铺铜的安全间距就可以?

点评

如是SRAM部分的电路,最好设定禁止覆铜区,免的造成所谓的铜箔对导线阻抗失调,这个是有说法的  详情 回复 发表于 2018-2-8 16:24


回复

使用道具 举报

1万

TA的帖子

300

TA的资源

版主

Rank: 6Rank: 6

发表于 2018-2-8 16:24:25 | 显示全部楼层
LONG_EM 发表于 2018-2-8 16:02
假设密度比较大的前提下
比如我需要做单端阻抗控制在50欧,在我的叠层里TOP层的走线参考层为GND,我计算 ...

如是SRAM部分的电路,最好设定禁止覆铜区,免的造成所谓的铜箔对导线阻抗失调,这个是有说法的

点评

好的好的,谢谢!  详情 回复 发表于 2018-2-8 16:29


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456

GMT+8, 2018-9-26 21:29 , Processed in 0.510236 second(s), 25 queries , Gzip On, Redis On.

快速回复 返回顶部 返回列表