社区导航

 

搜索
查看: 873|回复: 1

[经验] 明德扬FPGA设计技巧--gVim模板分享2

[复制链接]

16

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2017-11-29 15:22 | 显示全部楼层 |阅读模式
fpga工程师都知道,Verilog代码绝大部分都是always语句,结构基本上都是一致的,为了减少重复性的工作,让工程师专注于设计实现,明德扬精心制作了常用模板,只要你安装好明德扬提供的GVIM,就能使用这些模板了。
1.模块的模板
在GVIM输入“Module”并回车,如下图所示

就能得到下面的模块的模板。

模块的模板包括了输入输出信号列表、信号定义,组合逻辑和时序逻辑等,这是一个模块常用的组件。学员只需要理解各个部分的意义,按要求来填空就可以,完全没有必要去记住。我看很多学员刚开始学习时,花费大量的时间去记住、背熟模块,这是没有意义的。
2.输入“Reg1”并回车

就能得到单比特的reg信号定义

3.输入“Reg2”并回车

就能得到2比特的reg信号定义

4.输入“Reg8”并回车


就能得到8比特的reg信号定义

类似的快捷命令有:
reg信号
Reg1
Reg2
Reg3
Reg4
Reg8
Reg16
Reg32
wire信号
Wire1
Wire2
Wire3
Wire4
Wire8
Wire16
Wire32
input信号
Input1
Input2
Input3
Input4
Input8
Input16
Input32
output信号
Output1
Output2
Output3
Output4
Output8
Output16
Output32
要使用上面快捷命令,需要明德扬的配置文件,欢迎关注明德扬公众号“fpga520”,或群544453837索取。口号:多用模板,减少记忆,专注设计!

此帖出自FPGA/CPLD论坛
一年内搞掂FPGA


回复

使用道具 举报

16

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

 楼主| 发表于 2017-11-29 16:51 | 显示全部楼层
本次公开课分享的主题是《如何阅读他人代码》。无论是学习,还是工作,阅读他人代码都是必不可少的。如果有注释还好,没有注释或者不规范的代码,绝对会让人头疼。本次公开课,将现场如何阅读他人代码,学好几招,必定终身受用。 如果想参加,请加公开课群:29,14,47,47,0
一年内搞掂FPGA


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 /1 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2019-7-19 01:33 , Processed in 0.108622 second(s), 20 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表