社区导航

社区首页

 
设为首页收藏本站EEWORLD首页 频道 电子头条 EE大学堂 TI教室 下载中心 Datasheet 专题 论坛 博客 搜索中心
立即登录 注册

搜索
返回列表 发新帖
查看: 767|回复: 2

[求助] 求助，关于xilinx分频

[复制链接]
小范fpr

41

TA的帖子

0

TA的资源

一粒金砂（中级）

Rank: 2
发表于 2017-10-16 11:47 | 显示全部楼层 |阅读模式
菜鸟求助，以前没用过xilinx，现在想用PLL把50M的系统时钟，分频成48M，不知道怎么写，求大神帮忙
此帖出自FPGA/CPLD论坛
Xilinx, vivado

推荐资源

相关帖子



FPGA论坛  CPLD论坛  FPGA教程
回复

使用道具 举报

gs001588

607

TA的帖子

103

TA的资源

纯净的硅（中级）

Rank: 5Rank: 5
发表于 2017-10-17 11:12 | 显示全部楼层
也没用过xilinx FPGA，但一般带PLL的FPGA，分频系数和倍频系数都有个范围的。
50M 变 48M，需要25分频，再24倍频，那么唯一要确定的是，分频和倍频系数最大值能不能等于25、24。

点评

小范fpr
谢谢  详情 回复 发表于 2017-10-17 14:19


FPGA培训  FPGA设计  verilog教程
回复

使用道具 举报

小范fpr

41

TA的帖子

0

TA的资源

一粒金砂（中级）

Rank: 2
 楼主| 发表于 2017-10-17 14:19 | 显示全部楼层
gs001588 发表于 2017-10-17 11:12
也没用过xilinx FPGA，但一般带PLL的FPGA，分频系数和倍频系数都有个范围的。
50M 变 48M，需要25分频，再 ...

谢谢
回复

使用道具 举报

返回列表 发新帖
您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 /3 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利 唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2019-10-21 18:46 , Processed in 0.117693 second(s), 17 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表