931|2

30

帖子

0

资源

一粒金砂(高级)

大西瓜FPGA--FPGA设计高级篇--时序分析技巧

时序分析是FPGA设计的必备技能之一,特别是对于高速逻辑设计更需要时序分析,经过基础的FPGA是基于时序的逻辑器件,每一个时钟周期对于FPGA内部的寄存器都有特殊的意义,不同的时钟周期执行不同的操作,不同的寄存器在时钟脉冲的激励下相互配合完成特定的功能,所以要保证不同的寄存器在同一时刻的时钟脉冲激励下协同工作,就需要进行时序分析,通过分析得结果对FPGA进行约束,以保证不同寄存器间的时序要求。
掌握分析和确定关键路径时序的方法,并通过分析找出关键路径的时序问题,再对关键路径进行优化,通过RTL层面的不断优化,不断修炼自己的设计能力,让设计出来的电路更为靠谱有效!
本资料属大西瓜FPGA开发团队,在此开源,与大家一起学习FPGA,谢谢!
FPGA设计高级篇--时序分析技巧V1.0.pdf (2.21 MB, 下载次数: 25)

回复

6931

帖子

17

资源

版主

谢谢楼主分享
个人签名training

回复

120

帖子

0

资源

一粒金砂(中级)

赞一个,以前看过大西瓜的资料,很不错

回复
您需要登录后才可以回帖 登录 | 注册

关闭
站长推荐上一条 1/5 下一条

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表