社区导航

 
快捷导航
  • 首页
  • 论坛
  • 查看新帖
  • 最新回复
  • 精华区
  • 社区活动
  • 联系管理员
  • 消灭零回复
  • E金币兑换
搜索
查看: 881|回复: 3

[经验] 明德扬最新分享---FPGA状态机又有新办法啦,四段式状态机!

[复制链接]

20

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2017-2-14 16:07:34 | 显示全部楼层 |阅读模式
本帖最后由 njiggih 于 2017-2-14 16:12 编辑

四段式状态机


在FPGA中,相信有FPGA学习经验的都能了解,现在流行的状态机设计,一般可分为一段式、两段式和三段式,如果不了解的,可以自行百度。
上面的三种设计法虽然很流行,但设计时仍然要考虑很多因素,导致总是要反反复复调试才能设计成功。这不符合明德扬一次考虑一个因素、一次性设计正确的设计理念。为此,明德扬特推出四段式状态机的写法。

四段式不是指三个always代码,而是四段程序。使用四段式的写法,可参照明德扬GVIM特色指令Ztj产生的状态机模板。
第一段,同步时序的always模块,格式化描述次态迁移到现态寄存器。
1
  
2
  
3
  
4
  
5
  
6
  
7
  
8
always@(posedge clk or negedge  rst_n)begin
  
     if(!rst_n)begin
  
        state_c <= IDLE;
  
     end
  
     else begin
  
        state_c <= state_n;
  
     end
  
end

第二段,组合逻辑的always模块,描述状态转移条件判断。注意转移条件用信号来表示,信号名要按明德扬规则来命名。
1
  
2
  
3
  
4
  
5
  
6
  
7
  
8
  
9
  
10
  
11
  
12
  
13
  
14
  
15
  
16
  
17
  
18
  
19
  
20
  
21
  
22
  
23
  
24
  
25
  
26
  
27
  
28
  
29
  
30
  
31
  
32
  
33
  
34
  
35
always@(*)begin
  
     case(state_c)
  
        IDLE:begin
  
            if(idle2s1_start)begin
  
                state_n = S1;
  
            end
  
            else begin
  
                state_n = state_c;
  
            end
  
        end
  
        S1:begin
  
            if(s12s2_start)begin
  
                state_n = S2;
  
            end
  
            else begin
  
                state_n = state_c;
  
            end
  
        end
  
        S2:begin
  
            if(s22idl)begin
  
                state_n = IDLE;
  
            end
  
            else begin
  
                state_n = state_c;
  
            end
  
        end
  
        default:begin
  
            state_n = IDLE;
  
        end
  
     endcase
  
end
  
  
assign idle2s1_start = state_c==IDLE  && ;
  
assign s12s2_start  = state_c==S1   && ;
  
assign s22idl_start  = state_c==S2   && ;

第三段,用assign定义转移条件。注意条件一定要加上现态。
1
  
2
  
3
assign idle2s1_start = state_c==IDLE  && ;
  
assign s12s2_start  = state_c==S1   && ;
  
assign s22idl_start  = state_c==S2   && ;

第四段,设计输出信号。明德扬规范要求一个always设计一个信号,因此有多少个输出信号,就有多少个always。
1
  
2
  
3
  
4
  
5
  
6
  
7
  
8
  
9
  
10
  
11
always  @(posedge clk or negedge rst_n)begin
  
     if(!rst_n)begin
  
        out1 <=1'b0   
  
     end
  
     else if(state_c==S1)begin
  
        out1 <= 1'b1;
  
     end
  
     else begin
  
        out1 <= 1'b0;
  
     end
  
end


明德扬四段式状态机符合一次只考虑一个因素的设计理念。第一段代码,照抄格式,完全不用想其他的。第二段代码,只考虑状态之间的跳转,也就是说各个状态机之间跳转关系。第三段代码,只考虑跳转条件。第三段,每个信号逐个设计。
明德扬为了保证一次设计正确,还制定了一些规范。例如第二段的跳转条件,只准用信号名代替,并且制定了跳转条件的命名规范,1是解决了命名困难的问题,2是对转移条件一目了然,如idl2s1_start,就可以看出是IDLE跳到S1状态的条件。还有,明德扬规定转移条件的格式,一定是“ 当前状态&&具体条件”,以防想不到的情况出现。有了这些规范的保证,无论多复杂的场合,任何设计都能有条理、有步骤地一次性设计正确。

此帖出自FPGA/CPLD论坛
新浪博客:blog.sina.com.cn/u/5707446562

回复

使用道具 举报

6321

TA的帖子

17

TA的资源

版主

Rank: 6Rank: 6

发表于 2017-2-14 20:01:34 | 显示全部楼层
论坛支持插入代码就是那个尖括号<>,这样的话代码更容易看,看起来更舒服更清楚一些
training

回复

使用道具 举报

2070

TA的帖子

4

TA的资源

版主

Rank: 6Rank: 6

发表于 2017-2-20 22:45:22 | 显示全部楼层
明德扬的朋友,你好。
你这个说法,比较赞同。
1.状态记忆 2.状态跳转 3.状态直译 4.输出
MicroPython中文社区 http://www.micro-python.com/forum.php

回复

使用道具 举报

20

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

 楼主| 发表于 2017-3-1 10:09:30 | 显示全部楼层
好,明白了。谢谢支持!状态机四段式视频资料:www.mdy-edu.com/article_cat/video?id=24
新浪博客:blog.sina.com.cn/u/5707446562

回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456

GMT+8, 2017-9-24 23:57 , Processed in 0.306854 second(s), 15 queries , Redis On.

快速回复 返回顶部 返回列表