社区导航

社区首页

设为首页收藏本站 EEWORLD首页频道 E趣 EE大学堂下载中心 Datasheet 专题论坛博客搜索中心

立即登录注册

电子工程世界-论坛»论坛 › 电子技术交流 › FPGA/CPLD › 怎么做频率跟踪，数字的模拟的都可以

发新帖

查看: 1193|回复: 3

[Altera] 怎么做频率跟踪，数字的模拟的都可以

2 TA的帖子	0 TA的资源

一粒金砂（初级）

Rank: 1

发表于 2017-2-12 20:06:26 | 显示全部楼层 |阅读模式

现在遇到一个问题，接收到的中频信号是扫频信号，对这种信号不知道怎么处理，想做个频率跟踪，希望大神指教

此帖出自FPGA/CPLD论坛

最新活动

推荐资源

相关帖子

回复

使用道具举报

8398 TA的帖子	0 TA的资源

Rank: 6 Rank: 6

发表于 2017-2-12 20:15:07 | 显示全部楼层

有一种电路，叫锁相环 Phase Locked Loop PLL (加电压控制振荡器 VCO)。

FPGA培训 FPGA设计 verilog教程

回复

使用道具举报

984 TA的帖子	0 TA的资源

纯净的硅（高级）

Rank: 6 Rank: 6

发表于 2017-2-12 20:54:05 | 显示全部楼层

跟踪以后，楼主打算如何处理？直接放大此中频信号，还是解调以后放大其中的消息信号？这两种后续的处理方式，对应的电路结构是不同的哦。只有一点是相同的：如同楼上所述——都需要锁相环。

回复

使用道具举报

984 TA的帖子	0 TA的资源

纯净的硅（高级）

Rank: 6 Rank: 6

发表于 2017-2-12 20:56:41 | 显示全部楼层

在多说一点，锁相环既可以是模拟电路实现，也可以用数字电路实现，还可以用软件实现，就看你的喜好以及方便了

回复

使用道具举报

发新帖

扫码关注
EEWORLD 官方微信
扫码关注
EE福利唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2017-9-22 18:13 , Processed in 0.255868 second(s), 15 queries , Redis On.

Powered by EEWORLD电子工程世界

© 2017 http://bbs.eeworld.com.cn/

微信扫描

快速回复 返回顶部 返回列表