社区导航

 
快捷导航
  • 首页
  • 论坛
  • 查看新帖
  • 最新回复
  • 精华区
  • 社区活动
  • 联系管理员
  • 消灭零回复
  • E金币兑换
搜索
查看: 5191|回复: 39

[经验] 一起来学Cadence PCB设计

  [复制链接]

6605

TA的帖子

128

TA的资源

管理员

Rank: 13Rank: 13Rank: 13Rank: 13

发表于 2017-2-8 10:36:09 | 显示全部楼层 |阅读模式
管管需要大家一起来做大工程,号召大家一起动起来!具体是什么样的呢?下面管管来具体说下:


管管打算在此建立一个Cadence PCB设计学习的目录,按序列出来知识点。网友们和管管一起,在自己了解的知识点方面在论坛发帖进行介绍和知识普及,由管管来整理链接过来。这样,通过大家的力量,咱们一起来完善这个知识体系,不知道大家觉得怎么样呢?同时,如果大家觉得管管建的目录里面有缺漏,可以在本帖下面回复指出来,管管会及时进行调整的。嘿嘿。


这是个伟大的工程。


本帖为目录帖,前文为序。

第1章:原理图 orCAD Capture CIS
1.1 orCAD Capture CIS的基础使用
包括新建project,新建和移除元件库,元件放置,当前库元件搜索方法,part search搜索,元件属性编辑,电源和GND放置等;
1.2 元件的各种连接方法
包括页面互连,net连接,无电气连接设置,总线连接等;
1.3 工程浏览及使用技巧
包括browse使用方法,浏览parts元件,浏览nets,利用浏览批量修改元件封装等;
1.4 常见的基本操作方法
包括选择,移动,旋转,镜像翻转,修改元件属性,放置文本和图形等;
1.5 创建新元件库
包括如何创建新元件库,创建新元件,创建1个parts和多个parts元件,一次放置对个pins,pin array命令,低电平有效PIN名称写法,利用new part creation spreadsheet创建元件,元件库编辑技巧,homogeneous,helerogeneous元件画法以及多parts使用易错点等;
1.6 元件增加封装属性
包括单个元件增加封装属性,元件库中添加封装属性并更新原理图,批量添加封装属性的方法等;
1.7 生成网表相关内容
包括原理图变好,DRC检查,统计元件PIN数等;
1.8 创建元件清单
包括标准的元件清单,bill of Material输出等;

第2章:Cadence的电路设计流程
2.1 Cadence板级设计流程
包括原理图设计,PCB图设计,生产文件输出阶段;
2.2 Allegro PCB设计流程
包括前期准备工作,PCB板子的结构设计,导入网表,布局布线前的仿真估计,约束规则建立,布局及约束布局,布线,布线后的仿真,网络,DRC和结构检查,布线优化和丝印,输出光绘文件等;


第3章:Allegro PCB Designer界面介绍及基本功能
3.1 软件界面介绍
3.2 鼠标基础功能和stroke功能介绍
3.3 Design parameter命令
3.4 格点设置
3.5 Allegro中的层和层设置
3.6 PCB叠层
3.7 层面显示控制和颜色设置
3.8 Allegro常用组件
3.9 脚本录制
3.10 用户参数及变量设置
3.11 快捷键设置及介绍
3.12 文件类型介绍

第4章:焊盘知识及制作方法
4.1 元件知识和开发工具
4.2 元件制作流程和调用
4.3 获取元件库方式
4.4 PCB正片和负片
4.5 焊盘结构
4.6 Thermal Relief 和 Anti Pad
4.7 焊盘命名规则
4.8 表贴焊盘制作方法
4.9 通孔焊盘制作方法
4.10 制作flash symbol
第5章:元件封装命名及封装制作
5.1 SMD分立元件封装命名方法
5.2 SMD IC芯片的命名方法
5.3 插接元件的命名方法
5.4 其他常用元件的命名方法
5.5 元件库文件说明

第6章:电路板创建及设置
6.1 电路板的组成要素
6.2 用向导创建电路板和手工创建电路板方法
6.3 手工绘制电路板外框Outline
6.4 板框倒角
6.5 创建允许布线区Route Keepin
6.6 创建元件放置区域Packeage Keepin
6.7 用Z-Copy创建Route Keepin和Packeage Keepin
6.8 创建和添加安装孔和定位孔
6.9 导入DXF板框
6.10 尺寸标注
6.11 Cross-section
6.12 设置叠层结构

第7章:Netlist网络表的解读和导入导出
7.1 网络表的作用
7.2 网络表的导出方式(Allegro和others方式)
7.3 网络表的解读
7.4 Device文件详解
7.5 库路径加载
7.6 网络表的导入方式(Allegro和others方式)
7.7 网络表导入常见错误和解决方法

第8章:PCB板的叠层和阻抗
8.1 PCB层的构成
8.2 合理确定PCB层数
8.3 叠层设置的原则和常用的叠层结构
8.4 电路板的特性阻抗
8.5 叠层结构设置
8.6 Cross Section中的阻抗计算
8.7 叠层和阻抗模板
8.8 Polar SI9000阻抗计算

第9章:电路板布局
9.1 PCB布局要求
包括可制造性设计(DFM),电气性能的实现,成本控制,美观度等;
9.2 布局的一般原则
9.3 布局的准备工作
9.4 手工摆放相关窗口的功能
9.5 手工摆放元件
9.6 元件摆放的常用操作
包括移动元件,Move命令旋转元件,未放置设置旋转,修改默认旋转角度,一次进行多元件旋转操作,镜像元件操作,元件对齐,位置交换Swap命令,Highlight和Dehighlight操作等;
9.7 Quick Place窗口
9.8 按Room摆放元件
包括给元件赋Room属性,按Room摆放元件;
9.9 原理图同步按Room摆放元件
9.10 按照原理图页面摆放元件
9.11 Capture和Allegro的交互布局
9.12 飞线Rats的显示和关闭
9.13 SWAP Pin 和Function功能
9.14 元件相关其他操作
包括导出元件库,更新元件(Update Symbols),元件布局的导入导出;
9.15 焊盘Pad的更新、修改和替换
9.16 阵列过孔(Via Arrays)
9.17 模块复用

第10章:Constraint Manager约束规则设置
10.1 约束管理器(Constraint Manager)介绍
包括约束管理器的特点,页面介绍,与网络有关的约束和规则,物理和间距规则
10.2 相关知识
10.3 布线DRC及规则检测开关
10.4 修改默认约束规则
包括修改默认物理约束Physical,过孔Vias约束规则,默认间距约束Spacing,默认同网络间距约束Same Net Spacing等
10.5 新建扩展约束规则及应用
包括新建物理约束Physical,间距约束Spacing,通网络间距约束Same Net Spacing等;
10.6 Net Class的相关应用
包括新建Net Class,Net Class内的对象编辑,对Net Class添加Phyiscal约束,Spacing约束,以及Net Class-Class间距规则等;
10.7 区域约束规则
10.8 Net属性
10.9 DRC
10.10 电气规则
10.11 电气布线约束规则及应用
包括连接(Wiring)约束,过孔(Vias)约束,阻抗(Impendence)约束,最大/最小延迟或延长约束,总线长(Total Etach Length)约束,差分对约束和等长线约束

第11章:电路板布线

11.1 电路板基本布线原则
包括电气连接,安全载流,电气绝缘,可加工性,热效应原则等;
11.2 布线规划
11.3 布线常用命令及功能
包括Add Connect增加布线和右键菜单,调整布线命令Slide,编辑拐角命令Vertex,自定义走线平滑命令Custom Smooth,改变命令Change,删除布线命令Delete,剪切命令Cut,延迟调整命令 Delay Turning,元件扇出命令Fanout等;
11.4 差分线的注意事项及布线
11.5 群组的注意事项及布线
11.6 布线高级命令及功能
包括Phase Tune差分相位调整命令,Auto-interactive PhaseTune,Auto Interactive Delay Tune,Timing Vision命令,Snakemode蛇形布线,Seribble mode草图模式,Duplicate drill hole过孔重叠检查等;
11.7 布线优化Gloss
11.8 时钟线要求和布线
11.9 USB接口设计建议
11.10 HDMI接口设计建议
11.11 NAND Flash设计建议

第12章:电源和地平面处理

12.1 电源和地处理的意义
12.2 电源和地处理的基本原则
12.3 内层铺铜
12.4 内层分割
12.5 外层铺铜
12.6 编辑铜皮边界
12.7 挖空铜皮
12.8 铜皮赋予网络
12.9 删除孤岛
12.10 合并铜皮
12.11 铜皮属性设置
包括Shape fill,Void controls,Clearences以及Thermadrelief connects设置等;

第13章:制作和添加测试点和MARK点

13.1 测试点的要求
13.2 测试点的制作
13.3 自动加入测试点
13.4 手动加入测试点
13.5 加入测试点的属性
13.6 MARK点制作规范
13.7 MARK点制作与放置

第14章:元件重新编号与反标
14.1 部分元件重新编号
14.2 整体元件重新编号
14.3 用PCB文件反标
14.4 使用Allegro网络表同步

第15章:丝印信息处理和BMP文件导入
15.1 丝印的基本要求
15.2 字号参数调整
15.3 丝印的相关层
15.4 手工修改元件编号
15.5 Auto Silkscreen生成丝印
15.6 手工调整和添加丝印
15.7 丝印导入的相关处理
包括增加中文字,Logo等;

第16章:DRC错误检查
16.1 Display Status
包括执行命令弹出窗口,Symbols and nets,Shapes铜皮图形状态显示,Dynamic fill , DRCs状态报告,Statistics统计的显示等;
16.2 DRC错误排除
16.3 报告检查
包括reports查看报告,Quick reports查看报告,Database Check查看报告
16.4 常见DRC错误代码

第17章:Gerber光绘文件输出
17.1 Gerber文件格式说明
17.2 输出前的准备工作
17.3 生成钻孔数据
17.4 生成叠层截面图
17.5 Artwork参数设置
17.6 底片操作与设置
17.7 光绘文件的输出和其他操作
包括光绘范围,生成gerber文件,警告,向工厂提供文件,valor检查文件,SMT所需坐标文件,浏览光绘文件及打印pdf等;

---------------未完待续-------------


申明:管管的目录建设是参考书籍《Cadence 高速PCB设计实战攻略》建立的。














此帖出自PCB设计论坛

评分

1

查看全部评分


回复

使用道具 举报

755

TA的帖子

1

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2017-2-8 10:41:17 | 显示全部楼层
女神,开讲啦

点评

不不不,是大家开讲。我只是挖坑的。哈哈哈。。以后我有空了加入。  详情 回复 发表于 2017-2-8 10:57
没时间解释辣么多了,快上车!!!

回复

使用道具 举报

6605

TA的帖子

128

TA的资源

管理员

Rank: 13Rank: 13Rank: 13Rank: 13

 楼主| 发表于 2017-2-8 10:57:40 | 显示全部楼层

不不不,是大家开讲。我只是挖坑的。哈哈哈。。以后我有空了加入。

回复

使用道具 举报

906

TA的帖子

2

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2017-2-8 11:00:08 | 显示全部楼层
好活动……一直想学Cadence和PADS,可惜电脑配置只能带的起AD

回复

使用道具 举报

6588

TA的帖子

175

TA的资源

五彩晶圆(高级)

Rank: 9Rank: 9Rank: 9

测评达人

发表于 2017-2-8 11:21:15 | 显示全部楼层
应该叫Allegro吧

回复

使用道具 举报

6312

TA的帖子

17

TA的资源

版主

Rank: 6Rank: 6

发表于 2017-2-8 11:23:17 | 显示全部楼层
EE大学堂有相关视频教程啊http://training.eeworld.com.cn/course/3966
training

回复

使用道具 举报

321

TA的帖子

0

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2017-2-8 11:23:18 | 显示全部楼层
飞鸿浩劫 发表于 2017-2-8 11:00
好活动……一直想学Cadence和PADS,可惜电脑配置只能带的起AD

讲真,AD比allegro更卡,更占资源

点评

最高版本装过AD10,再高的没敢试  详情 回复 发表于 2017-2-8 11:29

回复

使用道具 举报

906

TA的帖子

2

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2017-2-8 11:29:06 | 显示全部楼层
xxxlzjxxx 发表于 2017-2-8 11:23
讲真,AD比allegro更卡,更占资源

最高版本装过AD10,再高的没敢试

点评

简单的板子两个软件用起来都差不多,复杂的话AD更容易卡电脑。  详情 回复 发表于 2017-2-8 12:25

回复

使用道具 举报

321

TA的帖子

0

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2017-2-8 12:25:47 | 显示全部楼层
飞鸿浩劫 发表于 2017-2-8 11:29
最高版本装过AD10,再高的没敢试

简单的板子两个软件用起来都差不多,复杂的话AD更容易卡电脑。

点评

复杂点的遇到过几次AD死机,不知道是不是电脑问题  详情 回复 发表于 2017-2-8 13:11

回复

使用道具 举报

906

TA的帖子

2

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2017-2-8 13:11:21 | 显示全部楼层
xxxlzjxxx 发表于 2017-2-8 12:25
简单的板子两个软件用起来都差不多,复杂的话AD更容易卡电脑。

复杂点的遇到过几次AD死机,不知道是不是电脑问题

回复

使用道具 举报

95

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2017-2-9 14:23:14 | 显示全部楼层
allegro与altium designer有什么区别吗?我们实验室用的ad,是不是allegro更专业一点?

回复

使用道具 举报

540

TA的帖子

22

TA的资源

纯净的硅(初级)

Rank: 4

发表于 2017-2-9 14:52:39 | 显示全部楼层
好活动,报名!
承接PCB电路板设计;原理图设计;电路板焊接;
详情:Q359136717
WT588D语音模块:https://shop34658953.taobao.com/

回复

使用道具 举报

48

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2017-2-10 17:44:23 | 显示全部楼层
飞鸿浩劫 发表于 2017-2-8 11:00
好活动……一直想学Cadence和PADS,可惜电脑配置只能带的起AD

能带的起AD,cadence 和PADS肯定没问题

回复

使用道具 举报

906

TA的帖子

2

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2017-2-10 18:08:26 | 显示全部楼层
yyk007 发表于 2017-2-10 17:44
能带的起AD,cadence 和PADS肯定没问题

呵呵……

回复

使用道具 举报

545

TA的帖子

6

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2017-2-13 17:03:16 | 显示全部楼层
(*@ο@*) 哇~ 超级实用的内容 赞赞赞!!!

回复

使用道具 举报

545

TA的帖子

6

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2017-2-13 17:04:56 | 显示全部楼层
yyk007 发表于 2017-2-10 17:44
能带的起AD,cadence 和PADS肯定没问题

估计得看ad多少

回复

使用道具 举报

2152

TA的帖子

8

TA的资源

版主

Rank: 6Rank: 6

发表于 2017-2-13 17:05:50 | 显示全部楼层
飞鸿浩劫 发表于 2017-2-8 11:00
好活动……一直想学Cadence和PADS,可惜电脑配置只能带的起AD

印像中AD才是最占资源的!

回复

使用道具 举报

510

TA的帖子

5

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2017-2-13 17:20:22 | 显示全部楼层
女神棒棒哒

回复

使用道具 举报

6605

TA的帖子

128

TA的资源

管理员

Rank: 13Rank: 13Rank: 13Rank: 13

 楼主| 发表于 2017-2-15 10:44:19 | 显示全部楼层

能带的动AD10就能带的起来吧

回复

使用道具 举报

157

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2017-2-15 11:20:36 | 显示全部楼层
支持一下。
目前公司默认的AD,Cadence私下可以学习用用

回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456

GMT+8, 2017-9-20 09:44 , Processed in 0.578479 second(s), 22 queries , Redis On.

快速回复 返回顶部 返回列表