社区导航

 
快捷导航
  • 首页
  • 论坛
  • 查看新帖
  • 最新回复
  • 社区活动
  • 联系管理员
  • 消灭零回复
  • E金币兑换
  • 干货
搜索
查看: 193|回复: 0

原创|高速信号PCB设计处理的通用原则

[复制链接]

33

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2017-2-7 09:48:17 | 显示全部楼层 |阅读模式

通用的高速信号pcb设计处理原则有:

(1)层面的选择:处理高速信号优先选择两边是GND的层面处理

(2)处理时要优先考虑高速信号的总长

(3)高速信号Via数量的限制:高速信号允许换一次层,换层时加GND VIA如图


(4)如果高速信号在连接器有一端信号没有与GND 相邻PIN时,设计时应加GND VIA 如下图:


(5)高速信号在连接器内的走线要求:在连接器内走线要中心出线。

(6)高速信号应设置不耦合长度及本对信号的长度误差,在做长度误差时须考虑是否要加PIN DELAY

(7)高速信号处理时尽量收发走在不同层,如果空间有限,需收发同层时,应加大收发信号的距离

(8)高速信号离12V 要有180 MIL的间距要求,距离时钟信号65mil间距

更多技术干货请关注【快点PCB学院】公众号



此内容由EEWORLD论坛网友mwkjhl原创,如需转载或用于商业用途需征得作者同意并注明出处

此帖出自信息发布论坛
高速PCB设计培训www.eqpcb.com
关注【快点儿PCB学院】公众号


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456

GMT+8, 2017-11-20 11:44 , Processed in 0.601677 second(s), 16 queries , Redis On.

快速回复 返回顶部 返回列表