2342|5

834

帖子

0

资源

纯净的硅(高级)

逻辑芯片的上电IO状态?

       近来在一个板子上用到一系列的逻辑芯片,如74HC14,74LVC4245等,在使用的时候没有问题,设计的功能正常,由于板子用于控制很多的输出端口和继电器,所以发现一个问题。
       74LVC4245控制光耦隔离,然后控制继电器,每次上电的时候的继电器都会有瞬间的闭合,这个问题应该是4245在上电的时候端口出线瞬间的高电平,这个问题应该也是正常的,只是有个疑惑,逻辑芯片的上电状态是否会有规律,或者是否会跟内部的逻辑方式有关。
       上电状态在很多的MCU或者FPGA等的期间上都有介绍和设置说明,但逻辑芯片感觉说明书都没有介绍,或者是否这个是一个不定的偶发事情?
       又经验的多多交流。
此帖出自PCB设计论坛

回复

617

帖子

103

资源

纯净的硅(中级)

本帖最后由 gs001588 于 2017-2-5 23:15 编辑

74LVC4245是COMS器件,COMS器件是电压型的,输入在上电或悬空时容易受干扰。所以一般建议把输入加上下拉,让输入处于一个相对稳定的状态。一般有控输入管脚的,也可以控使能端,或方向端。
你都能听到继电器响了,可见持续时间已经比较长了。好点的继电器动作时间小于5ms,一般的可能会超过20ms吧。

回复

5864

帖子

209

资源

版主

逻辑电路的输出取决于输入啊,即使上电瞬间有不确定的状态,那也是纳秒级别的事情的吧。
所以你要处理的是上电时输入引脚的状态,该上拉该下拉,OE该不该使能才是你要考虑的。
个人签名

EEWORLD开发板置换群:309018200,——电工们免费装β的天堂,上班摸鱼场,释放压力好地方!商家勿入!加群暗号:喵


回复

2万

帖子

337

资源

版主

74系列的根据电路上拉和下拉
一般OC门电路必须加上拉电阻
不用的管脚不能悬空,接上拉是防静电

回复

1万

帖子

143

资源

版主

就楼主遇到的问题,应分析上电暂态的逻辑过程,一般采用负逻辑设计可以解决,即用逻辑0作为输出有效的依据。
个人签名上传了一些书籍资料,也许有你想要的:http://download.eeworld.com.cn/user/chunyang

回复

834

帖子

0

资源

纯净的硅(高级)

谢谢楼上的各位的建议,因为我们是用于数控的,上电的状态会导致输出一个PWM,所以我现在就是要想办法把这个上电的不定态解决。而且我现在发现一个现象,这个芯片是3.3和5伏的接口转换,这个不定态还受到上电电压的影响

回复
您需要登录后才可以回帖 登录 | 注册

关闭
站长推荐上一条 1/5 下一条

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表