社区导航

 
快捷导航
  • 首页
  • 论坛
  • 查看新帖
  • 最新回复
  • 社区活动
  • 联系管理员
  • 消灭零回复
  • E金币兑换
  • 干货
搜索
查看: 619|回复: 7

[资料分享] 兼容ARM9的软核处理器设计:基于FPGA

[复制链接]

6697

TA的帖子

17

TA的资源

版主

Rank: 6Rank: 6

发表于 2017-1-20 09:09:48 | 显示全部楼层 |阅读模式
本帖最后由 白丁 于 2017-2-20 22:39 编辑

兼容ARM9的软核处理器设计:基于FPGA.part1.rar (25 MB, 下载次数: 4, 售价: 20 枚芯币)
training


回复

使用道具 举报

6697

TA的帖子

17

TA的资源

版主

Rank: 6Rank: 6

 楼主| 发表于 2017-1-20 09:10:20 | 显示全部楼层
内容简介
李新兵所著的《兼容ARM9的软核处理器设计(基于FPGA)》介绍如何使用硬件描述语言Verilog进行FPGA设计。通过阅读本书,读者可以自行设计一个32位的RISC架构处理器—兼容市面上流行的ARM9微处理器。本书不仅详细介绍了Verilog HDL的语法,而且独具匠心地介绍了如何使用这种精简的语言进行成熟作品的设计。这也是本书相对于其他类似图书的首次尝试。本书以Verilog RTL设计为核心,从第1章建立Verilog RTL设计模型开始,到最后一章能够对Linux操作系统进行仿真。读者通过本书可以切实掌握基于ARM9的数字电路设计流程,并能够利用成熟的MCU软件设计工具生成BIN文件,通过BIN文件和一个只有1800行的兼容ARM9处理器内核,快速完成FPGA设计。
《兼容ARM9的软核处理器设计(基于FPGA)》理论结合实际,图文并茂,由浅入深地介绍了如何使用Verilog语言进行FPGA设计,可作为机电控制、信息家电、工业控制、手持仪器、医疗器械、机器人技术等方面FPGA与嵌入式系统开发与应用参考书,适合对FPGA与嵌入式系统开发感兴趣的读者以及从事ARM嵌入式系统应用开发工程师阅读。
编辑推荐
李新兵所著的《兼容ARM9的软核处理器设计(基于FPGA)》是一本介绍如何使用Verilog进行FPGA开发的图书。学习完本书,读者可自行设计一个兼容ARM9的32位RISC架构处理器。
本书从介绍Verilog RTL的开发基础开始,从零开始进行设计建模,使得初学者能够依照本书设计一个高性能的处理器内核。同时读者还能在学习处理器内核开发的过程中,切实掌握在FPGA上进行SoC设计的技能。
在ARM9处理器的运用领域,离不开操作系统的支持,特别是Unux操作系统。本书通过两个实例深入探讨了Linux操作系统在兼容ARM9处理器内核上的运行情况。第一个实例是不带MMU的uClinux操作系统,它在各种单片机中广泛运用。本书将带领读者在Modelsim仿真器上运用兼容ARM9处理器的内核来启动uClinux操作系统。第二个实例是带MMU的Linux操作系统,它应用复杂。是真正意义上的嵌入式开发的灵魂,同时介绍了其在Modelsim仿真器中如何启动。通过学习这两个RTL仿真流程,读者不仅可以清楚掌握兼容ARM9处理器内核,而且还可以清晰了解嵌入式领域中的操作系统与处理器内核的关系。
training


回复

使用道具 举报

6697

TA的帖子

17

TA的资源

版主

Rank: 6Rank: 6

 楼主| 发表于 2017-1-20 09:10:41 | 显示全部楼层
前言
第1章 数字电路设计模型 1
1.1 最初的模型——带有输入输出的模块 1
1.2 组合逻辑 2
1.3 时序逻辑 3
1.4 同步电路 5
1.5 同步电路时序路径 6
1.6 RTL描述 8
1.7 综合生成电路 9
结束语 10
第2章 Verilog RTL编程 11
2.1 Verilog语言与RTL描述 11
2.2 Verilog描述语句对应电路 13
2.3 如何进行RTL设计 16
2.4 RTL设计要点 17
2.5 UART串口通信设计实例 18
结束语 25
第3章 Modelsim仿真 26
3.1 仿真的意义 26
3.2 testbench文件 27
3.3 Modelsim仿真工具 28
3.4 UART串口仿真实例 32
结束语 34
第4章 FPGA开发板原型验证 35
4.1 FPGA内部结构 35
4.2 FPGA开发板 41
4.3 FPGA设计开发流程 43
4.4 FPGA设计内部单元 46
4.5 UART设计在Altera FPGA的下载执行 53
4.6 UART设计在Xilinx FPGA的下载执行 61
结束语 77
第5章 ARM9微处理器编程模型 78
5.1 ARM公司历史 78
5.2 ARM处理器架构 79
5.3 微处理器基本模型 81
5.4 ARMv4架构模式 84
5.5 ARMv4架构内部寄存器 86
5.6 ARMv4架构的异常中断 89
5.7 ARMv4架构支持的ARM指令集 95
5.8 ARM指令与中断分析 117
结束语 119
第6章 兼容ARM9微处理器Verilog RTL设计 120
6.1 确定RTL设计的输入输出端口 121
6.2 经典的三级流水线架构 125
6.3 经典的五级流水线架构 128
6.4 三级流水线改进架构 130
6.5 适于兼容ARM9微处理器的三级架构 134
6.6 影响流水线架构执行的四种状况 139
6.7 第一级:取指阶段的Verilog RTL实现 151
6.8 第二级:乘法运算阶段的Verilog RTL实现 152
6.9 第三级:加法运算阶段的Verilog RTL实现 159
6.10 寄存器组的写入 168
6.11 CPSR/SPSR的写入 176
6.12 数据池的读写 185
6.13 第四级:读操作数据的回写 187
结束语 191
第7章 Hello World——兼容ARM9处理器内核运行的第一个程序 192
7.1 基于FPGA的SoC设计流程 193
7.2 使用RealView MDK编译Hello World程序 197
7.3 Modelsim仿真输出Hello World 206
7.4 建立Hello World的FPGA设计工程 213
结束语 226
第8章 Dhrystone Benchmark——兼容ARM9处理器内核性能测试 227
8.1 Dhrystone 2.1介绍 228
8.2 移植Dhrystone 2.1进行编译 232
8.3 使用Modelsim仿真运行Dhrystone Benchmark 238
8.4 在线可编程的FPGA SoC设计工程 245
8.5 Dhrystone Benchmark在开发板中运行 254
结束语 258
第9章 uClinux仿真——结合SkyEye,启动不带MMU的操作系统 259
9.1 ARM7TDMI-S处理器内核 260
9.2 以ARM7TDMI为核心的单片机 266
9.3 uClinux嵌入式操作系统 269
9.4 SkyEye硬件模拟平台 270
9.5 Modelsim下仿真uClinux启动过程 274
结束语 290
第10章 Linux操作系统仿真——结合mini2440开发板,启动带MMU的操作系统 291
10.1 ARM920T处理器内核 291
10.2 S3C2440A 32位微控制器 296
10.3 mini2440 ARM9开发板 298
10.4 NAND Flash仿真模型 301
10.5 为兼容ARM9处理器内核增加协处理器指令 303
10.6 建立仿真Linux操作系统的testbench 305
结束语 318
附录A 启动Linux操作系统的全部打印log信息 320
附录B 兼容ARM9处理器内核带注释的Verilog RTL代码 329
附录C 相关网址 389
training


回复

使用道具 举报

5285

TA的帖子

113

TA的资源

版主

Rank: 6Rank: 6

发表于 2017-1-20 09:14:57 | 显示全部楼层
默默的支持一下!
EEWORLD开发板置换群:309018200,——电工们免费装β的天堂,虽然在群里买不到板子,但是可以学会开车;虽然学不到技术,但是可以学会开车;商家勿入!加群暗号:喵


回复

使用道具 举报

92

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2017-1-20 10:07:41 | 显示全部楼层
好东西,下载下来看看,过年放假也可以充实一下自己!!!!!!!!!!!!!!!!!!!!!!!!


回复

使用道具 举报

738

TA的帖子

2

TA的资源

版主

Rank: 6Rank: 6

发表于 2017-1-20 10:16:30 | 显示全部楼层
在这个软核上跑linux效果好么??

点评

这个只是学习用的吧,软核当然不如asic soc啥的好使啊  详情 回复 发表于 2017-1-20 21:36
亚里士缺德


回复

使用道具 举报

6697

TA的帖子

17

TA的资源

版主

Rank: 6Rank: 6

 楼主| 发表于 2017-1-20 21:36:55 | 显示全部楼层
汤权 发表于 2017-1-20 10:16
在这个软核上跑linux效果好么??

这个只是学习用的吧,软核当然不如asic soc啥的好使啊

点评

恩,不过可以节省成本,一个FPGA就能实现ARM + FPGA了  详情 回复 发表于 2017-1-21 11:24
training


回复

使用道具 举报

738

TA的帖子

2

TA的资源

版主

Rank: 6Rank: 6

发表于 2017-1-21 11:24:11 | 显示全部楼层
白丁 发表于 2017-1-20 21:36
这个只是学习用的吧,软核当然不如asic soc啥的好使啊

恩,不过可以节省成本,一个FPGA就能实现ARM + FPGA了
亚里士缺德


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456

GMT+8, 2018-4-21 03:58 , Processed in 0.258603 second(s), 20 queries , Redis On.

快速回复 返回顶部 返回列表