3317|6

9

帖子

0

资源

一粒金砂(初级)

sdram时钟相移计算中,fpga的延时参数在哪里找?

在Altera的官方手册Embedded Peripheral IP User Guide 中给出了SDRAM时钟相移的计算公式,文档说FPGA的延时参数在编译生成的文件中,但我找了半天没有找到,希望大神不吝赐教。

此帖出自Altera SoC论坛

官方文档中的说明

官方文档中的说明

编译产生的文件

编译产生的文件

回复

57

帖子

0

资源

一粒金砂(中级)

你这个是tco哦,是硬件参数,不是你能改的!!!你现在要做的是你的输出信号给到下级芯片以后,下级芯片要满足他自己的建立时间和保持时间,如果不满足你就要调整你的输出信号与输出时钟之间的相对关系,这个一般用output delay进行时序约束,这个时间可以去chip planner里面看,里面有个闹表一样的东西,点到路径上就显示时间了!具体的想不起来了,你自己研究研究吧

赞赏

1

查看全部赞赏


回复

57

帖子

0

资源

一粒金砂(中级)

不知道你要找什么延时,一般fpga内部,比如寄存器到寄存器,pin到pin,reg到pin这些延时在time quest里,还有chip planner里面也有!

回复

9

帖子

0

资源

一粒金砂(初级)

reallmy 发表于 2017-1-20 16:30
不知道你要找什么延时,一般fpga内部,比如寄存器到寄存器,pin到pin,reg到pin这些延时在time quest里,还 ...

多谢指教,我要找的是FPGA的数据输出延迟时间(Clock-to-Output Delay)。我在timequest中只找到了时钟建立和保持时间

回复

9

帖子

0

资源

一粒金砂(初级)

reallmy 发表于 2017-1-20 16:30
不知道你要找什么延时,一般fpga内部,比如寄存器到寄存器,pin到pin,reg到pin这些延时在time quest里,还 ...

就是这里面的参数
QQ图片20170209113220.png

回复

9

帖子

0

资源

一粒金砂(初级)

reallmy 发表于 2017-2-9 15:10
你这个是tco哦,是硬件参数,不是你能改的!!!你现在要做的是你的输出信号给到下级芯片以后,下级芯片要 ...

多谢指教

回复

57

帖子

0

资源

一粒金砂(中级)

一般情况下把输出上到IOB,输出时钟上ddio就ok了,基本都能满足时序的!!!你去了解一下吧!挺重要一个东西!

回复
您需要登录后才可以回帖 登录 | 注册

关闭
站长推荐上一条 1/5 下一条

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表