社区导航

 
快捷导航
  • 首页
  • 论坛
  • 查看新帖
  • 最新回复
  • 社区活动
  • 联系管理员
  • 消灭零回复
  • E金币兑换
  • 干货
搜索
查看: 2029|回复: 6

[FPGA开发] sdram时钟相移计算中,fpga的延时参数在哪里找?

[复制链接]

9

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2017-1-19 17:17:30 | 显示全部楼层 |阅读模式
在Altera的官方手册Embedded Peripheral IP User Guide 中给出了SDRAM时钟相移的计算公式,文档说FPGA的延时参数在编译生成的文件中,但我找了半天没有找到,希望大神不吝赐教。

此帖出自Altera SoC论坛

官方文档中的说明

官方文档中的说明

编译产生的文件

编译产生的文件


回复

使用道具 举报

58

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2017-2-9 15:10:32 | 显示全部楼层
你这个是tco哦,是硬件参数,不是你能改的!!!你现在要做的是你的输出信号给到下级芯片以后,下级芯片要满足他自己的建立时间和保持时间,如果不满足你就要调整你的输出信号与输出时钟之间的相对关系,这个一般用output delay进行时序约束,这个时间可以去chip planner里面看,里面有个闹表一样的东西,点到路径上就显示时间了!具体的想不起来了,你自己研究研究吧

评分

1

查看全部评分



回复

使用道具 举报

58

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2017-1-20 16:30:49 | 显示全部楼层
不知道你要找什么延时,一般fpga内部,比如寄存器到寄存器,pin到pin,reg到pin这些延时在time quest里,还有chip planner里面也有!


回复

使用道具 举报

9

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

 楼主| 发表于 2017-2-9 11:46:13 | 显示全部楼层
reallmy 发表于 2017-1-20 16:30
不知道你要找什么延时,一般fpga内部,比如寄存器到寄存器,pin到pin,reg到pin这些延时在time quest里,还 ...

多谢指教,我要找的是FPGA的数据输出延迟时间(Clock-to-Output Delay)。我在timequest中只找到了时钟建立和保持时间


回复

使用道具 举报

9

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

 楼主| 发表于 2017-2-9 11:54:20 | 显示全部楼层
reallmy 发表于 2017-1-20 16:30
不知道你要找什么延时,一般fpga内部,比如寄存器到寄存器,pin到pin,reg到pin这些延时在time quest里,还 ...

就是这里面的参数
QQ图片20170209113220.png


回复

使用道具 举报

9

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

 楼主| 发表于 2017-2-10 13:41:25 | 显示全部楼层
reallmy 发表于 2017-2-9 15:10
你这个是tco哦,是硬件参数,不是你能改的!!!你现在要做的是你的输出信号给到下级芯片以后,下级芯片要 ...

多谢指教


回复

使用道具 举报

58

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2017-2-10 16:55:38 | 显示全部楼层
一般情况下把输出上到IOB,输出时钟上ddio就ok了,基本都能满足时序的!!!你去了解一下吧!挺重要一个东西!


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456

GMT+8, 2018-5-26 18:14 , Processed in 0.209664 second(s), 19 queries , Gzip On, Redis On.

快速回复 返回顶部 返回列表