社区导航

 
查看: 991|回复: 2

[经验] FPGA IO口时序约束是怎么一回事?

[复制链接]

6821

TA的帖子

17

TA的资源

版主

Rank: 6Rank: 6

发表于 2017-1-14 11:32:03 | 显示全部楼层 |阅读模式
原文地址

6361991793622353851792253.jpg

一、参数定义:

(1) Tdin为从FPGA的IO口到FPGA内部寄存器输入端的延时;

(2) Tclk为从FPGA的IO口到FPGA内部寄存器时钟端的延时;

(3) Tus/Th为FPGA内部寄存器的建立时间和保持时间;

(4) Tco为FPGA内部寄存器传输时间;

(5) Tout为从FPGA寄存器输出到IO口输出的延时;

(6)Tpcb为PCB走向延迟。



二、进行输入最大最小延时的计算,我们需要估算4个值:

(1) 外部器件输出数据通过PCB板到达FPGA端口的最大值和最小值Tpcb,PCB延时经验值为600mil/ns,1mm = 39.37mil;

(2) 外部器件接收到时钟信号后输出数据延时的最大值和最小值Tco;

(3) 时钟源到达外部器件的最大、最小时钟偏斜Tclk1;

(4) 时钟源到达FPGA的最

此帖出自FPGA/CPLD论坛
training


回复

使用道具 举报

987

TA的帖子

1

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2017-1-14 12:45:09 | 显示全部楼层
很多人不明白时序约束的重要性!


回复

使用道具 举报

217

TA的帖子

0

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2017-1-16 11:23:44 | 显示全部楼层
光知道重要性不会用


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2018-11-15 05:22 , Processed in 0.122124 second(s), 17 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表