社区导航

 
查看: 914|回复: 2

[求助] 关于数字滤波器的设计

[复制链接]

12

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2017-1-11 17:22:15 | 显示全部楼层 |阅读模式
各位前辈,我想设计一个低通滤波器,就输入的码元速率是50bps,然后我之前设计了一个,采样率为2k,也就是一个码元采了40个点,然后效果不好,滤波出来有很多其他的分量,我就想问一下,熟悉数字低通滤波器的,这个滤波器的设计,对于采样率有什么要求没有,是不是不能太低了?
此帖出自FPGA/CPLD论坛


回复

使用道具 举报

12

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

 楼主| 发表于 2017-1-11 17:22:38 | 显示全部楼层
,谢谢各位了


回复

使用道具 举报

57

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2017-1-11 18:50:07 | 显示全部楼层
要符合奈奎斯特采样定理!!!!你可以分析一下那些你不需要的频谱,是不是在镜像上,具体细节我也有点想不起来了。。。
以前做滤波器是用matlab里的fdatool设计滤波器!!!你可以了解一下!


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2018-10-18 09:24 , Processed in 0.117614 second(s), 17 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表