社区导航

 
快捷导航
  • 首页
  • 论坛
  • 查看新帖
  • 最新回复
  • 社区活动
  • 联系管理员
  • 消灭零回复
  • E金币兑换
  • 干货
搜索
查看: 1452|回复: 2

[原创] 【FPGA开源教程连载】第十三章B 搭建串口收发与存储双口RAM简易应用系统

[复制链接]

127

TA的帖子

0

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2017-1-4 00:58:38 | 显示全部楼层 |阅读模式
搭建串口收发与存储双口RAM简易应用系统

实验目的:1.学习系统模块化设计技巧并学会用Visio的基本使用
2.以模块化设计为基础利用已编写的串口收发模块、按键模块以及RAM的IP模块来设计一个简易应用系统
实验平台:芯航线FPGA学习套件核心板
图片0.jpg
实验原理:
为了实现通过串口发送数据到FPGA中,FPGA接收到数据后将数据存储在双口ram的一段连续空间中,当需要时,按下按键0,则FPGA将RAM中存储的数据通过串口发送出去。先进行功能划分:串口接收模块、按键消抖模块、RAM模块、串口发送模块以及控制模块。前几讲除了控制模块均已经详细介绍,得益于当时的设计这里就不用再次编写这些模块,可以直接在本工程下进行调用。
利用Visio画出系统的结构图,Visio的使用方法可以参看本节配套视频,此处不再详述。
图片1.jpg
13-1 系统结构图
实验步骤:
以13_A讲建立的工程为基础,先将已编写好的模块设计文件添加进工程中,并新建一个以名为UART_DPRAM.v的设计文件保存在rtl下,并设置为顶层文件。
这样对照图13-1 用Top-Down的设计方式就可以先把顶层文件写出。结构图左边的端口为input类型,右边的为output类型,内部连线均为wire型。可以看出在进行一个系统设计时,良好的模块划分以及设计的重要性。然后例化各个模块,这里将波特率设置为9600bps。
图片2.jpg

         
现在编写本系统的控制模块CTRL.v,模块的接口可参照系统结构图写出。为了实现FPGA接收到数据后将数据存储在双口ram的一段连续空间中,这样就需要设计一个写地址自加的控制部分,且其控制信号为串口接收模块输出的Rx_Done信号。每来一个Rx_Done也就是每接收成功一字节数,地址数进行加一。
图片3.jpg


为了实现当按下按键0,FPGA将RAM中存储的数据通过串口发送出去,这样也就是实现一旦按键按下即启动连续读操作,再次按下即可暂停发送。



图片4.jpg

         
在上一讲中仿真双端口RAM时发现其输出延迟两个系统时钟周期。这样为了保证数据变化稳定之后才进行数据输出,将驱动Send_en的信号接两级寄存器进行延迟两拍。当按键按下后启动一次发送,然后判断上一字节是否发送结束,是则进行下一字节发送否则不进行下一次发送。
图片5.jpg

         
编译无误后,可以在RTL viewer中查到如图13-2所示的顶层结构图,可与实验之初设计的系统结构图进行对比。
图片6.jpg
13-2 系统顶层RTL viewer
为了测试仿真编写测试激励文件,这里由于使用了按键消抖模块,因此须将创建的key_modle.v仿真模型加入到工程中。新建UART_DPRAM_tb.v文件除了例化各模块,其激励文件可以直接复制串口发送模块的测试激励文件。再次进行分析和综合直至没有错误以及警告,保存到testbench文件夹下。
这里需将按键的仿真模型加仿真脚本后进行功能仿真可以看到如图13-4所示的波形文件。每当写入地址加一时数据均可以有效的写入,按键按下后每当一次输出结束后读地址也进行加一,实现数据输出。
图片7.jpg
13-3 仿真脚本中加入按键仿真模型
图片8.jpg
13-4 功能仿真波形文件
放大波形文件的发送部分,如图13-5所示。可看出在第一次给出写使能信号后,将数据aa写入地址0,写入成功后写入地址再加一。tx_data之所以会在没有Send_en时数据会更新,是因为读取地址在复位时地址给的为0,在成功写入数据aa后,自然就会显示更新,但是Rs232_Tx不会有数据更新。延迟两个系统时钟周期是因为RAM IP本身的性质。可以放大后面数据写入的过程,tx_data的值并不会更新。

图片9.jpg
图13-5 数据接收及写入部分波形
       放大波形文件的发送部分,如图13-6所示。可看出湖每当Send_en有效后均会进行一字节数据的发送。传输完激励中的四个数据后即输出0,这是由于这里将RAM定为256宽度,只用的前四个,没有用到的数据即全为0。且可以看出Send_en与数据发送严格对齐,与设计预期相符。
图片10.jpg
13-6-1 数据读取及发送部分波形
图片11.jpg
13-6-2数据读取及发送部分波形
       分配引脚后进行全编译无误后,下载进开发板后,打开串口助手依次输入1122aadd3467。按下按键key0后即可看见数据源源不断的发送,再次按下可停止。且可以计算得每一个循环的数据宽度均为256个,与设计的RAM宽度相符合。
图片12.jpg
13-7 串口助手接收数据显示
现在即使按下复位再次发送68、76、ff可以看出,RAM中已有的数据并不会消除,只是会加入新的数据。且一个循环数据间隔也是256。
图片13.jpg
13-8 串口助手接收数据显示
这样即完成了一个简易系统的模块化设计,并且学习了Visio的基本使用。



小梅哥
芯航线电子工作室


关于学习资料,小梅哥系列所有能够开放的资料和更新(包括视频教程,程序代码,教程文档,工具软件,开发板资料)都会发布在我的云分享。(记得订阅)链接:http://yun.baidu.com/share/home?uk=402885837&view=share#category/type=0



此帖出自FPGA/CPLD论坛

第十三章B_嵌入式RAM使用之双端口RAM.pdf

991.22 KB, 下载次数: 55

评分

1

查看全部评分



回复

使用道具 举报

127

TA的帖子

0

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

 楼主| 发表于 2017-1-4 01:17:44 | 显示全部楼层
本文配有由小梅哥精心录制的配套视频教程,现已上架到本站EE大学堂,欢迎大家前往观看。观看过程中如果对哪一课程有疑问,可以到对应的文档教程帖子下面回复,我们会及时为您解答。视频教程链接:http://training.eeworld.com.cn/course/3577


回复

使用道具 举报

1

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2017-11-26 16:56:44 | 显示全部楼层
您好,那个云盘链接失效了,请问能重新发下吗


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456

GMT+8, 2018-7-18 03:04 , Processed in 0.142503 second(s), 18 queries , Gzip On, Redis On.

快速回复 返回顶部 返回列表