社区导航

 
快捷导航
  • 首页
  • 论坛
  • 查看新帖
  • 最新回复
  • 社区活动
  • 联系管理员
  • 消灭零回复
  • E金币兑换
  • 干货
搜索
查看: 1421|回复: 0

[FPGA开发] Altera BlockRAM 相关设定

[复制链接]

8

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2017-1-3 16:34:19 | 显示全部楼层 |阅读模式
请问Altera的BlockRam 有像Xilinx那样Read before Write的功能吗?
就是WriteEN 拉起时,会先将Address内的资料输出后,才写入
在Quartus的IP里只找到Read after Write(先写入后输出,所以output和input一样) 和 don't care。

目前在做的项目要用到这个功能,不想用2-Port RAM 分时钟去凑

谢谢!
此帖出自Altera SoC论坛


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456

GMT+8, 2018-2-22 11:06 , Processed in 0.055845 second(s), 15 queries , Redis On.

快速回复 返回顶部 返回列表