社区导航

 
快捷导航
  • 首页
  • 论坛
  • 查看新帖
  • 最新回复
  • 社区活动
  • 联系管理员
  • 消灭零回复
  • E金币兑换
  • 干货
搜索
查看: 1283|回复: 2

[讨论] FPGA与DSP的upp通信

[复制链接]

143

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2017-1-3 09:31:06 | 显示全部楼层 |阅读模式
有伙伴们使用过UPP通信的吗,在FPGA与DSP之间的?这个FPGA里是怎么个操作?
此帖出自FPGA/CPLD论坛


回复

使用道具 举报

5

TA的帖子

0

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2017-1-3 23:47:34 | 显示全部楼层
我也想知道 求大神帮忙


回复

使用道具 举报

2070

TA的帖子

4

TA的资源

版主

Rank: 6Rank: 6

发表于 2017-2-17 21:09:04 | 显示全部楼层
TI的资料 你肯定有 http://www.tij.co.jp/jp/lit/ug/spruhg9/spruhg9.pdf
FPGA 接收的话,有时钟,有控制,收数据, 还带wait flow control,  比较干净。
MicroPython中文社区 http://www.micro-python.com/forum.php


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456

GMT+8, 2018-2-25 21:31 , Processed in 0.105745 second(s), 15 queries , Redis On.

快速回复 返回顶部 返回列表