社区导航

 
快捷导航
  • 首页
  • 论坛
  • 查看新帖
  • 最新回复
  • 社区活动
  • 联系管理员
  • 消灭零回复
  • E金币兑换
  • 干货
搜索
查看: 805|回复: 2

[经验] FPGA的功耗评估

[复制链接]

6246

TA的帖子

4

TA的资源

版主

Rank: 6Rank: 6

发表于 2016-12-31 22:39:53 | 显示全部楼层 |阅读模式

经常接到工程师的电话,问所选择的FPGA或SOC的功耗情况,有没有典型值。其实针对功耗设计,工程师可以在设计的各个阶段更加准确把握,以xilinx FPGA为例:

1.项目设计初期
项目设计初期会选型,工程师根据资源、IO、硬核、IP等选择对应型号的FPGA。功耗部分xilinx提供了XPE表格(Xilinx PowerEstimator),这个XPE支持zynq、目前也有各个系列的器件列表,包括最新的ultrascale + 。


图1.XPE的表格界面

这是比较容易使用的表格、图形化,包括器件、散热条件、PCB层数、主要IP和硬核资源的占用情况。当然再设计的初期,工程师是很难精确把握资源占用率的。硬核和IP的占用情况比较好评估,比如是否使用DDR的MIG等。

2. 当完成设计的工程版本后,ISE和vivado都支持比较准确的功耗评估工具。ISE对应的XPA小插件,在完成布局布线的bit文件后打开xilinx XPoweranalyzer ,能够看到detail的资源报告,注意修改环境参数,需要更新power结果。


图2.XPA的界面

相比ISE,vivado 的report power更加准确,可以设置更多的环境条件。


图3.vivado power setting

Vivado中针对power的图形化分类更加准确和详细,动态功耗、静态功耗都有清晰描述。这也是工程师降低功耗的优化方向。


图4.vivado report power 结果

3. 上板调试阶段
在完成工程后,很多工程师都希望实测FPGA的功耗;但实际上FPGA分为vccint、VCCO、VCCAUX等电压,PCB板子上有很多器件,如DSP、ADC、memory等。比较难估算和测试单独FPGA的功耗。可以通过FPGA JTAG加载前后电流变化对比动态功耗的增加情况。

降低和评估功耗是FPGA硬件设计的工作之一,在设计初期的预估功耗、设计后期的降低功耗都是FPGA工程师的设计挑战和难点。这也是产品量产的关键因素之一,因为功耗影响产品的稳定性、可靠性和结构设计等。


此帖出自FPGA/CPLD论坛
生活就是油盐酱醋再加一点糖,快活就是一天到晚乐呵呵的忙
===================================
做一个简单的人,踏实而务实,不沉溺幻想,不庸人自扰


回复

使用道具 举报

914

TA的帖子

1

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2016-12-31 23:12:27 | 显示全部楼层
厉害,研究起功耗了!


回复

使用道具 举报

6692

TA的帖子

17

TA的资源

版主

Rank: 6Rank: 6

发表于 2016-12-31 23:32:44 | 显示全部楼层
不懂帮顶
training


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456

GMT+8, 2018-4-20 18:40 , Processed in 0.124069 second(s), 17 queries , Redis On.

快速回复 返回顶部 返回列表