频率计设计-设计元件包装遇到问题

suoma

频率计设计-设计元件包装遇到问题 [复制链接]

 

接上一篇帖子ALU设计的几个问题求助 - 【Altera SoC】 - 电子工程世界-论坛 https://bbs.eeworld.com.cn/thread-499920-1-1.html
参考教材，该频率计由测频时序控制、有时钟使能的计数器及锁存、译码显示电路三部分组成，大体如图

下面是核心电路——2位十进制计数器设计
新建工程，选择目录，器件，“finish”完成，使用原理图设计文件，原理图设计如下

编译通过后保存

新建波形文件，激励信号设置如下，功能仿真

可见，当enb高电平时开始计数，低电平停止计数；低4位计数器计数到9时向高4位计数器进位。
就在将该设计包装成一个元件时，选择“Current symbol files for Current fiel”无法选择，导致下一步顶层电路设计无法开展，还请指点，在群里问了一下，说用编程语言输入设计，看了一下确实可以选择该选项，但是为什么原理图不行？老师讲的教材也是可以的

coyoo

请确认当前选中的是否为目标HDL文件？从你贴出的最后一张图，感觉当前界面是编译报告界面。

suoma

coyoo 发表于 2016-9-18 11:45
请确认当前选中的是否为目标HDL文件？从你贴出的最后一张图，感觉当前界面是编译报告界面。

保存后还是这样，我是用原理图设计的

coyoo

suoma 发表于 2016-9-18 21:56
保存后还是这样，我是用原理图设计的

1、确认转换的时候是否选择了正确的目标文件
2、到底要进行什么转换：hdl到bsf还是BDF到bsf？

suoma

coyoo 发表于 2016-9-19 08:53
1、确认转换的时候是否选择了正确的目标文件
2、到底要进行什么转换：hdl到bsf还是BDF到bsf？

你好，是要选择“Current symbol files for Current fiel”将该设计包装成元件，供另一个原理图使用。类似PCB中自定义元件画的封装供电路图使用

coyoo

suoma 发表于 2016-9-19 18:36
你好，是要选择“Current symbol files for Current fiel”将该设计包装成元件，供另一个原理图使用。类 ...

不好意思，没有“Current symbol files for Current file”这个选项，请仔细确认。

suoma

coyoo 发表于 2016-9-20 08:55
不好意思，没有“Current symbol files for Current file”这个选项，请仔细确认。

输错了，是“creat symbol files for Current file”，没法选中

coyoo

suoma 发表于 2016-9-20 20:29
输错了，是“creat symbol files for Current file”，没法选中

这个选项只能将bdf或hdl文件转换成symbol文件，即bsf文件；那么请确认你的目标文件为bdf文件，而不是错选了bsf文件。

suoma

coyoo 发表于 2016-9-21 08:47
这个选项只能将bdf或hdl文件转换成symbol文件，即bsf文件；那么请确认你的目标文件为bdf文件，而不是错选 ...

确认是bdf文件，选项是灰色，无法选择

coyoo

suoma 发表于 2016-9-21 23:51
确认是bdf文件，选项是灰色，无法选择

文件方便贴出来吗？我来试试

suoma

coyoo 发表于 2016-9-22 08:25
文件方便贴出来吗？我来试试

老师你好，准备将附件中的pinlvji.bdf封装成元件添加到frequency.bdf中遇到帖子问题，我的quartus II是13.0
pinlvji.rar (2.94 MB, 下载次数: 2)

2016-9-22 21:23 上传

点击文件名下载附件

coyoo

suoma 发表于 2016-9-22 21:26
老师你好，准备将附件中的pinlvji.bdf封装成元件添加到frequency.bdf中遇到帖子问题，我的quartus II是 ...

我这边没有任何问题，如图所示

suoma

coyoo 发表于 2016-9-23 09:48
我这边没有任何问题，如图所示

我的软件问题？我是指安装了quartus和几个器件包，没安装modsim