FPGA引脚所属的IO Bank不同有关系吗

骑文

FPGA引脚所属的IO Bank不同有关系吗 [复制链接]

最近买了一个特权的FPGA开发板 ，FPGA型号是EP4CE6E22C8，利用开发板产生PWM波。学习过程中发现一个问题，假如用同一个bank组的IO口产生互补的PWM波是没问题的。但是分别使用两个bank组的一个引脚产生一对互补的PWM信号就不行，现象是引脚的电平一直是高电平，没有出现方波。在网上也查了些资料，还是没太明白。希望有大神可以指点一下。谢啦!!☆⌒(*＾-゜)v

5525

>同一个bank组的IO口产生互补的PWM波是没问题的
我理解是 电平spec,互补脚的时序能满足你的要求

所以，IO BANK就算不同，只要这两条满足即可。
只是，正常做板子，选信号，定脚的IO BANK和LOCATION都是按照应用的优先顺序来。

比如太快的DDR，LVDS等等，里面的信号对，
跨BANK那个时序是很难满足的

骑文

5525 发表于 2016-7-30 08:23
>同一个bank组的IO口产生互补的PWM波是没问题的
我理解是 电平spec,互补脚的时序能满足你的要求

所以， ...

不好意思，楼主小白一枚，才刚接触FPGA不久，不太理解大神的意思。我想问一下，有没有什么解决的办法，是更换另一种开发板，还是自己做板，因为我所需要的产生PWM波的IO口较多，现在的开发板一个bank上最多只有8个IO口可以使用，作为PWM波输出。所以不能满足我的要求。

5525

多没有关系，要点是，你要多少路PWM输出，PWM对内部时序误差范围多少，
PWM对和对之间的误差范围多少。

上面有了量化的要求，那么下面就是FPGA内部DFF到PAD，电路板上PAD到接口的时间误差

是自己做，还是买板子，也是要看你量化的时序要求，买的那个板子能否达到。

骑文

5525 发表于 2016-7-30 12:04
多没有关系，要点是，你要多少路PWM输出，PWM对内部时序误差范围多少，
PWM对和对之间的误差范围多少。

...

不好意思，回复晚了。我的板子上的原因找到了，就是有一个bank组引出的IO口不能产生PWM波，其他Bank引出的IO口就可以，表示很诧异

5525

Pwm只是普通的dff到pad的输出，只要不是电源脚或特殊io，都可以使用  你上的图都可以当io用，有些脚是cfg兼用的，要在quartus里面设定一下。

骑文

5525 发表于 2016-7-31 09:45
Pwm只是普通的dff到pad的输出，只要不是电源脚或特殊io，都可以使用  你上的图都可以当io用，有些脚是cfg兼 ...

谢谢大神赐教