社区导航

 

搜索
查看: 3191|回复: 3

[求助] fpga程序问题

[复制链接]

31

TA的帖子

2

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2015-8-3 16:39 | 显示全部楼层 |阅读模式
module test (a,clk);
output a;
input clk;
reg a=1'b1;
parameter i = 1;
always@(clk,a)
begin
while(i<250)
begin
#10 a=~a;
#30 a=~a;
end
i=i+1;
end
endmodule
编译后有这样的错误
Error (10049): Verilog HDL error at test.v(13): value must not be assigned to nonvariable "i"

这是什么原因,请各位帮帮忙



回复

使用道具 举报

2821

TA的帖子

0

TA的资源

五彩晶圆(初级)

Rank: 7Rank: 7Rank: 7

发表于 2015-8-3 17:37 | 显示全部楼层
parameter i = 1; 错误提示不能给一个不能改变的数进行赋值。parameter是声明一个常量,不能进行赋值改变的。改成reg吧
作为一个水军,就是尽量的多回帖,因为懂的技术少,所以回帖水分大,见谅!
EEWORLD开发板置换群:309018200,——电工们免费装β的天堂,商家勿入!加群暗号:喵


回复

使用道具 举报

31

TA的帖子

2

TA的资源

一粒金砂(中级)

Rank: 2

 楼主| 发表于 2015-8-3 17:58 | 显示全部楼层
更改之后又出现Error (10106): Verilog HDL Loop error at test.v(9): loop must terminate within 5000 iterations
这种情况了


回复

使用道具 举报

21

TA的帖子

2

TA的资源

一粒金砂(初级)

Rank: 1

发表于 2015-8-22 22:34 | 显示全部楼层
“parameter i = 1“ 我的理解是:你想给其赋初始值,但是parameter定义的是符号常量,不能像你这样使用;
楼上所说,定义reg后出现了死循环,是你没有定义范围吧!
最好定义为integer i;   楼主可以试下


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 1/6 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2020-6-2 16:58 , Processed in 0.179379 second(s), 24 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表