社区导航

 

搜索
查看: 1297|回复: 4

[讨论] P1IN为什么收不到低电平

[复制链接]

18

TA的帖子

2

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2015-7-31 17:29 | 显示全部楼层 |阅读模式
当设为P1DIR&=~BIT0;P1SEL|=BIT0L;把一个模块的输出端接在P1.0,为什么收不到低电平?检测该模块是能正常工作的。谢谢指导

回复

使用道具 举报

1366

TA的帖子

0

TA的资源

纯净的硅(中级)

Rank: 5Rank: 5

发表于 2015-7-31 21:13 | 显示全部楼层
是不是没设置上拉电阻或者下拉电阻

回复

使用道具 举报

18

TA的帖子

2

TA的资源

一粒金砂(中级)

Rank: 2

 楼主| 发表于 2015-8-1 10:33 | 显示全部楼层
我用的是149的,这里面IO口没有上下拉电阻

回复

使用道具 举报

39

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2015-8-5 16:19 | 显示全部楼层
把P1SEL那行代码去掉试试,我怀疑可能你是设置成了它的复用功能

回复

使用道具 举报

3658

TA的帖子

11

TA的资源

五彩晶圆(高级)

Rank: 9Rank: 9Rank: 9

发表于 2015-8-5 19:04 | 显示全部楼层
先要确定,你的配置是正确的,设置成了输入,再看读取脚位的电平是否为低,脚位是否对应整确。

回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐上一条 1/4 下一条

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2020-6-6 09:34 , Processed in 0.190578 second(s), 25 queries , Gzip On, MemCache On.

快速回复 返回顶部 返回列表