upp接口连续接收FPGA数据，实现与DSP的通信的技术问题，求大神帮助！！！

小燕子wy

单通道接收，16位数据线。
使用两个DMA接收FPGA的数据（0-32767）:

upp_reg_hdl->UPID0 = (Uint32)upp_buffer_ping;
upp_reg_hdl->UPID1 = ((Uint32)upp_line_count << 16) | (Uint32)upp_line_size*sizeof(upp_buffer_ping[0]);
upp_reg_hdl->UPID2 = 0;

upp_reg_hdl->UPID0 = (Uint32)upp_buffer_pong;
upp_reg_hdl->UPID1 = ((Uint32)upp_line_count << 16) | (Uint32)upp_line_size*sizeof(upp_buffer_pong[0]);
upp_reg_hdl->UPID2 = 0;

可为什么这样做两个接收的数据都是0-（upp_frame_size-1）？不是可以有一个DMA排队吗？我是想让第二个buffer能够接收第一个buffer之后的数据，有谁知道啊，指点指点呗



或者谁有uPP的程序共享一下也行啊

小燕子wy

有没有人知道啊？？？

okhxyyo

这应该发到FPGA板块或者DSP板块问吧？？这里是论坛建议板块，估计人来逛的比较少。还是到对应板块去问才好。

小燕子wy

嗯，我发错了。我在DSP板块重新发了一个，你要是懂得话麻烦去那里帮忙解答，这是DSP板块的网址[url=这是DSP板块的网址https://bbs.eeworld.com.cn/thread-461919-1-1.html，也是悬赏10个芯币

qiushenghua

你这个问题我不会，虽然悬赏10芯币让人很动心，也想试图帮你查找答案，可是发现无从查起。
标题是“upp接口连续接收FPGA数据，实现与DSP的通信的技术问题”，我从语文的角度分析，upp是这句话的主语，它既要接收FPGA的数据，又要实现与DSP的通信。这个那么牛的upp是什么gui？是FPGA实现的电路还是DSP的外设？或者是独立的电路模块？
本来同时懂FPGA和DSP，还在论坛混，并且有那个热心来帮你解答问题的网友就不多，更多是管理员看着你的帖子没人回复干着急，如果连个基础的科普都不做，那么管理员也不知该如何将你的帖子移动到合适版块，号召哪部分网友来解答你的问题。
我见管理员发了好几遍你这个帖子的链接了…

小燕子wy

qiushenghua 发表于 2015-5-15 08:24
你这个问题我不会，虽然悬赏10芯币让人很动心，也想试图帮你查找答案，可是发现无从查起。
标题是“upp接口连续接收FPGA数据，实现与DSP的通信的技术问题”，我从语文的角度分析，upp是这句话的主语，它既要接收FPGA的数据，又要实现与DSP的通信。这个那么牛的upp是什么gui？是FPGA实现的电路还是DSP的外设？或者是独立的电路模块？
本来同时懂FPGA和DSP，还在论坛混，并且有那个热心来帮你解答问题的网友就不多，更多是管理员看着你的帖子没人回复干着急，如果连个基础的科普都不做，那么管理员也不知该如何将你的帖子移动到合适版块，号召哪部分网友来解答你的问题。
我见管理员发了好几遍你这个帖子的链接了…

补充说明，upp是OMAPL138开发板的一个外设，负责FPGA与DSP通信。就是说FPGA的数据发过来要经过UPP然后存到开发板的内存里。

小燕子wy

我知道怎么解决了了，我之前在两个DMA开始处分别设置了断点，去掉后数据就是两个buffer就是连续的了，但我不知道原因。有人知道吗？


我要想实现乒乓操作该怎么做？

g200407331

我的fpga给dsp发upp数据，规律是1,2,1,4,1,6,1,8...。但是到了1,14之后按说接着是1,16，但是没有这样。收到的是1,8208,1，8210，这样连着16个数字之后就又成1,32,1，34了,这样每隔16个数字都会跳变，但是我根本没发大于2048的数据啊。我想请教下这个是怎么回事？

xtong533

问题解决了没有？

Nina0715

大佬除了upp还用过emif嘛？我想知道在dsp c66x上能不能同时用upp和emif来时分复用？求解求解！！