社区导航

 
快捷导航
  • 首页
  • 论坛
  • 查看新帖
  • 最新回复
  • 社区活动
  • 联系管理员
  • 消灭零回复
  • E金币兑换
  • 干货
搜索
查看: 813|回复: 3

[讨论] Verilog HDL硬件描述语言高阶培训--EEWORLD大学堂

[复制链接]

1276

TA的帖子

1

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

发表于 2015-4-13 10:28:06 | 显示全部楼层 |阅读模式

Verilog HDL硬件描述语言高阶培训 http://training.eeworld.com.cn/course/541



回复

使用道具 举报

1276

TA的帖子

1

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

 楼主| 发表于 2015-4-22 14:59:55 | 显示全部楼层
夏宇闻老师一出,KO所有硬件描述语言专家


回复

使用道具 举报

1276

TA的帖子

1

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

 楼主| 发表于 2015-6-2 16:28:04 | 显示全部楼层
真的说的很详细,大家看了给留言哦,欢迎交流技术问题


回复

使用道具 举报

1276

TA的帖子

1

TA的资源

一粒金砂(高级)

Rank: 3Rank: 3

 楼主| 发表于 2015-6-2 16:29:42 | 显示全部楼层
目录
FPGA中数字系统的构成与组合逻辑设计要点
时序逻辑设计要点
模块的种类和用途
为什么Verilog能支持大型设计
RAM和激励源的Verilog模块
如何在Quartus II中调用RAM
顶层测试Verilog模块
数字逻辑电路的构成
组合逻辑举例(1)::8位数据通路控制器
组合逻辑举例(2):一个8 bit三态数据通路控制器
开关逻辑应用举例及时延问题
静态随机存储器(SRAM)
为什么要设计有限状态机(1)
有限状态机表示方法
全局时钟王和平衡树结构
避免冒险竞争和流水线
实例:用门级结构描述D触发器
实例:T触发器和计数器的实现及测试
实例:用一位全加器组成4位全加器和指令译码电路的设计
实例:指令译码电路的测试
FPGA设计中不同抽象级别HDL模型





回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则