社区导航

 
查看: 840|回复: 2

[Altera] 关于critical warning的问题

[复制链接]

237

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2015-4-1 22:06:03 | 显示全部楼层 |阅读模式

最近程序里出现了一个严重警告,但是不知道存在多大的风险,跪求大神解答。
Critial Warning: output pin"LVDS_C"(external output clock of PLL "pll1:inst12|altpll:altpll_component|pll1_altpll:auto_generated|pll1") uses I/O standard 3.3-v LVCOMS, has current strenghth 2mA, output load 0pF, and output clock frequency of 118MHz, but target device can supprot only maximum output clock frequency of 74MHz for this combination of I/O standard, current strength and load.  我理解的意思是我程序中要求一个管脚的输出频率达到118M,但是在当时IO配置,电流强度和负载的情况下最大只能到74M, 把电流变大能提高频率,但是我当时的电流已经是可以选的最大值了 ,如何配置才能解决这个问题呢 谢谢啊

回复

使用道具 举报

1983

TA的帖子

2

TA的资源

纯净的硅(中级)

Rank: 5Rank: 5

发表于 2015-4-1 22:12:02 | 显示全部楼层
mark。。。。。。
分享铸就美好未来。。。





回复 支持 反对

使用道具 举报

237

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

 楼主| 发表于 2015-4-6 21:59:19 | 显示全部楼层
坐等大神

回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456

GMT+8, 2017-5-25 13:06 , Processed in 0.184173 second(s), 15 queries , Redis On.

快速回复 返回顶部 返回列表
关闭