社区导航

 
快捷导航
  • 首页
  • 论坛
  • 查看新帖
  • 最新回复
  • 社区活动
  • 联系管理员
  • 消灭零回复
  • E金币兑换
  • 干货
搜索
查看: 2625|回复: 1

[原创] 【TI C2000的使用经验】F28069ADC采样的最大速率

[复制链接]

65

TA的帖子

0

TA的资源

一粒金砂(中级)

Rank: 2

发表于 2015-3-31 20:47:14 | 显示全部楼层 |阅读模式
最为新一代c2000 piccolo系列的强者,F28069具有非常多的外设和功能。
本文简单叙述一下一个重要模块ADC的一些特性。
概述:对于F28069,其具有单个12位ADC内核,具有两个采样保持电路,最大具有16个adc采样通道。
对于ADC模块,我们这里来研究一下F28069的最大采样速率。
1.ADC采样时钟
对于28069,其ADC系统时钟是可调的,可以直接使用系统时钟,或者是分频后的时钟。
ADC模块的时钟受到ADCCTL2寄存器clkDIV4ENCLKDIV2EN位的共同控制。
11.png
因此,其可以使用的最大时钟应该为系统时钟,对于28069,为90m。
2.采样周期与转化周期
这里,可以观察一下adc的时序表。
11.png
表面上看来,其最短的时间是:最小7个时钟的采样保持时间+13个转换时间。设定时钟为90m,则总时间为222.22ns!
可以说速度已经相当快了!
当然,这并不是最快的速度。。
3.采样时间与转化时间的交叠
我们观察到,在采样保持电路工作后,长达13个时钟周期的时间是adc内核的转化。实际上,在adc内核转化过程中,完全可以进行采样保持电路的正常工作。
ADCCTL2寄存器中的ADCNONOVERLAP位正是控制这种设置,如下。
11.png
因此,13个转换时间中,可以放进去7个周期的采样保持时间!
那么,最终adc转化的时间是20-7=13个adc时钟!大约为144.4ns!
4.需要注意的是,采样速率不仅仅决定于ADC的速度,对外部的电路信号也有要求(例如最基本的阻抗匹配要求),如果外部信号电流过小,可能要求较长的采样,因此,设计中也需要考虑该问题。
5.同样值得注意的是,adc采样转化完成后,必须及时的将数据进行读取搬运,否则后续数据覆盖后,会白白浪费采样。对于28069,结合cla+dma,这些也不是问题!
综上所述,最为一款mcu内部的adc,28069的adc速率相当不错!




此帖出自TI C2000论坛


回复

使用道具 举报

1万

TA的帖子

33

TA的资源

版主

Rank: 6Rank: 6

发表于 2016-11-18 22:51:39 | 显示全部楼层
好帖子!对ADC的硬件理解比较透


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456

GMT+8, 2017-11-22 06:56 , Processed in 0.220464 second(s), 17 queries , Redis On.

快速回复 返回顶部 返回列表