1325|0

16

帖子

0

资源

一粒金砂(初级)

各位大哥,最近小弟在写FPGA中遇到一个问题,我用PLL产生2个时钟,晶振是48M,PLL...

各位大哥,最近小弟在写FPGA中遇到一个问题,我用PLL产生2个时钟,晶振是48M,PLL输出c0为50M,c1为32KHz,在timequest中报如附件图中的错误。from node            : pll_inst|altpll_component|auto_generated|pll1|clk[1];(这个应该是32Khz)
to node                : clk_32k_i;                                                                  (这个是32Khz输入到一个出发器的输入端)
launch clock         : pll_inst|altpll_component|auto_generated|pll1|clk[1];(这个应该是32Khz)
latch clock            : pll_inst|altpll_component|auto_generated|pll1|clk[0];(这个应该是50Mhz)
data arrival time    :0378
data required time:0.112
slack                     :-0.266(这里为负报错)
我在SDC文件中对PLL的约束用的derived_pll_clock.从图中可以看到launch 和 latch在时间上几乎是在一起的。求大侠指导。

此帖出自FPGA/CPLD论坛
image.jpg

回复
您需要登录后才可以回帖 登录 | 注册

关闭
站长推荐上一条 1/6 下一条

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表