875|0

2

帖子

0

资源

一粒金砂(初级)

有个问题 直接问了——关于在逻辑中增加测试逻辑问题

你好 夏老师
我在调试中,想定位设计中是否有问题,因此在原来设计的基础上加入了一些逻辑电路来查看我发出的数据,仅仅是在原来的设计上加入它们,然后用chipscope来查看。加入的逻辑没有输出 ,只是充当把原来设计的一些信号抓取下来(作了些比较)通过chipscope来观察。
原来设计是没有问题的,我加这些也通过了行为仿真,可以实现需要的观察逻辑。
问题:  生成下载代码后,chipscope采集观察逻辑的信号,发现有不正常,应该跑起来的计数器停止不动。
个人分析的方向:行为仿真证明设计功能方面是没有问题的,如果实际抓取(用了综合keep属性设置增加的信号防止被优化)不正常,可不可能是由于增加的逻辑并不是作为一种输入并且会输出的部分(信号量仅仅被chipscope抓取),因此在综合或者之后的映射布局布线被优化掉。个人更倾向布局时被优化,毕竟keep作为综合约束应该是生效的,但是我没有加入实现方面的约束。
期待您给我些方向和建议。
谢谢。
此帖出自FPGA/CPLD论坛

回复
您需要登录后才可以回帖 登录 | 注册

关闭
站长推荐上一条 1/6 下一条

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表